IX38 Power Sequence 电路图.doc

Project Code M703 Model Name IX38 MAX Project Engineer George/Charle Project Manager Sam Revisions: Rev. Date Author Note V0.1 2007/05/10 Gavin First Revision 目錄： 一、Power Sequence流程圖 二、G3至S5 三、S5至S0 四、S0至S3 五、S3至S0 六、S0至S5 七、S5至G3 八、Power Design 九、時序圖 十、附錄A 十一、附錄B 十二、附錄C Power Sequence流程圖： 〈Top〉 G3至S5時： 當AC ON時，Power Supply的VCC5SB會轉成V5REF_SBY、V2P55SB_VREF、V3P3SB_AC05、VCC5A以及C_PUMP分別來提供ICH9R的V5REF_Sus的電源、AC2005的電源、AUDIO的電源以及由C_PUMP轉成5VDUAL與3VDUAL。 Sym Parameter Min Max Units Note 實測 Pass Fail T1 V5REF_SBY active to 3VDUAL active 0 – ms 1 2.96ms ● 註：雖然V5REF_SBY在3VDUAL之後起來，但因為沒超過Datasheet所規定的0.7V，所以為Pass。 由C_PUMP轉成5VDUAL與3VDUAL。而VccSus1_05為ICH9R的電源。 Sym Parameter Min Max Units Note 實測 Pass Fail T2 3VDUAL active to VccSus1_05 active – – – 2 ● （3）當3VDUAL起來的時候，AC05_RSMRST#會Delay 144ms之後發出，此時AC05_RSMRST#由Low變為High，方可按Power Button。 Sym Parameter Min Max Units Note 實測 Pass Fail T3 VccSus1_05 supplies active to AC05_RSMRST# inactive 10 – ms – 144ms ● 〈Top〉 S5至S0時： （1）當按下Power Button的時候，FPIO發出FP_PWRSW#給AC2005的GP31/M_KR1(101Pin)。 （2）當AC2005接收到FP_PWRSW#時，會由GP90(31Pin)發出AC05_PWRSW給W83627的PSIN#(68Pin)。 （3）當W83627收到AC05_PWRSW後，由W83627的PSOUT(67Pin)發出W83627_PWRSW#給南橋ICH9R的PWRBTN#(T3Pin)。 （4）此步驟分為兩種情況： 〈a〉當AC ON時：S3#、S4#與S5#已經為High，所以此時當W83627發出W83627_PWRSW#時，也同時發出W83627_PSON#給AC2005的GP32/M_KR2(100Pin)，如下圖所示。 〈b〉當DC OFF之後再開機：因關機後S3#、S4#與S5#轉為Low，所以開機時，當南橋ICH9R接收到W83627_PWRSW#後，ICH9R會由SLP_S3#(A13Pin)、SLP_S4#(B13Pin)與SLP_S5#(G17Pin)三支腳PIN發出S3#、S4#與S5#的訊號（由Low變為High）。而當S3#發出時，W83627的PSON#(72Pin)也發出W83627_PSON#的訊號給AC2005的GP32/M_KR2(100Pin)，如下圖所示。 S3#、S4#與S5#的時序。 Sym Parameter Min Max Units Note 實測 Pass Fail T4 S5# inactive to S4# inactive 1 Note 3 RTCCLK 4 30.6us ● T5 S5# inactive to S4# inactive 1 Note 3 RTCCLK 4 30.6us ● （5）當AC2005接收到來自W83627的W83627_PSON#與南橋ICH9R的S3#、S5#之後，AC2005會由GP91(30Pin)發出AC05_PSON#。 （6）在轉換成ATX_PSON#給ATX Connector的PSON(16Pin)。 在W83627_PSON#轉為Low至AC05_PSON#轉為Low的這段期間TLC5628C就會開始產生一些VREF的電壓，如下所示。 （7）當ATX Connector收到ATX