31 逻辑电路设计文档标准311 框图 312 门的符号标准 313.ppt

3.5.7 加法器 一、 半加器和全加器 半加器 x y HS CO ⒈ 半加器的 HS 和 CO 的逻辑表达式为： HS = x⊕y = x ? y + x ? y CO = x ? y 逻辑符号如图所示。 ⒉ 全加器 ① 全加器的 S 和 Cout 的逻辑表达式为： 全加器 X Y S COut Cin 用于级联时的全加器符号 X Y Cin Cout S 1A 1B 1Cn 1A 1B 1Cn 1∑ 1Cn+1 2∑ 2Cn+1 74LS183 S = x⊕y ⊕Cin Cout = x ? y + x ? Cin + y ? Cin ②逻辑符号如图所示。 二、并行加法器（行波加法器） n 个全加器级联，每个全加器处理两个一位二进制数，则可以构成两个 n 位二进制数相加的加法器。 X Cin Cout Cn Cin Cout Cn-1 Cin Cout C1 C0 ??? x0 y0 xn-1 yn-1 Cn-2 xn-2 yn-2 Y Y Y X X S S S Sn-1 Sn-2 S0 由于进位信号是一级一级地由低位向高位逐位产生，故又称为行波加法器。 并行加法器的特点 由于进位信号逐位产生，这种加法器速度很低。最坏的情况是进位从最低位传送至最高位。行波加法器的最大运算时间为： TADD = TXYCOUT + (n-2) ? TCINCOUT + TCINS 其中： TXYCOUT 是最低位全加器中由 x 和 y 产生进位 Cout 的延迟时间， T CINCOUT 是中间位全加器中由 Cin 产生 Cout 的延迟时间，TCINS 是最高位全加器中由 Cin 产生 S 的延迟时间。 三、全减器及减法器 全减器是完成一位二进制减法运算的器件。 x y Bin D Bout 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 1 1 1 0 1 1 0 0 0 0 0 1 1 xy Bin D 1 1 1 1 Bout xy Bin 1 1 1 1 ① 真值表如下： ② 卡诺图如下： 三个输入端：被减数 x、减数 y 低位向本位的借位 Bin 两个输出端：本位的差 D 、本位向高位的借位 Bout ③ 逻辑表达式为： ④ 逻辑符号 D = x⊕y ⊕Bin Bout = x ? y + x ? Bin + y ? Bin X Y Bin Bout D xy Bin D 1 1 1 1 Bout xy Bin 1 1 1 1 ② 卡诺图如下： ⑤ 用加法器实现减法器的功能 在实际应用中，是将全加器推演为全减器，则全减器的逻辑表达式变换为： D = x⊕y ⊕Bin = x⊕y ⊕Bin Bout = x ? y + x ? Bin + y ? Bin Bout = ( x + y ) ? ( x + Bin ) ? ( y + Bin ) = x ? y + x ? Bin + y ? Bin X Y Cin Cout S 将全加器的进位输入 Ci 和进位输出Ci+1 分别看成是全减器的两个低有效的借位输入 /bi 和借位输出 /bi+1 全加器的和 Si 即为全减器的差 Di 则：D = x⊕y ⊕bi bi+1 = x ? y + x ? bi + y ? bi X Y Cin Cout S /bi /bi+1 y x D 该结果与前页讨论的一致。 ⑥ 按照补码运算规则，用加法运算实现减法运算： x － y = x + [－y]补 xn-1 xn-2 … x0 － yn-1 yn-2 … y0 = xn-1 xn-2 … x0 + [ 2n － yn-1 yn-2 … y0 ] = xn-1 xn-2 … x0 + yn-1 yn-2 … y0 + 1 综上所述，如果要把一个 n 位加法器用于 n 位减法器的功能，则只需将减数变补，并把进位输入和进位输出分别当作一对低有效的借位输入和借位输出即可。 ⑦ n 位行波减法器 其中：最低位的借位输入应为无效，即/b0 = 1 X Bin Bout /bn Bin Bout /bn-1 Bin Bout /b1 /b0 = 1 ??? x0 y0 xn-1 yn-1 /bn-2 xn-2 yn-2 Y Y