基于FPGA的视频转换器的设计及其IP核实现.docx

基于ＦＰＧＡ的视频转换器的设计及其ＩＰ核实现＊胡捃１， 云利军２， 石俊生１， 高银１， 雷连莎１（１．云南师范大学颜色与图像视觉实验室，云南昆明６５０５００；２．云南师范大学信息学院，云南昆明６５０５００）摘 要：视频格式转换是视频图像处理领域中的研究热点．针对某航空研究所的实际需要，基于ＦＰＧＡ技术设计开发了一套通用视频转换器．该转换器可将ＰＡＬ制模拟视频信号转换为ＸＧＡ格式的ＬＶＤＳ信号．在ＱｕａｒｔｕｓＩＩ９．０开发环境中，运用硬件描述语言ＶｅｒｉｌｏｇＨＤＬ实现各个子模块功能，并将去隔行和帧频提升两个功能模块设计成ＩＰ核的形式．通过仿真和实验验证，系统达到了设计要求，实现了在复杂电磁环境下视频图像的实时、高质量传输．关键词： ＦＰＧＡ；视频转接器；ＩＰ核；ＰＡＬ；ＬＶＤＳ中图分类号：文献标志码：文章编号： １００７－９７９３（２０１４）０３－００４５－０６ＴＮ４３１．２Ａ频转换器主要完成的功能包括视频信号的采集、分配、存储以及显示，其中包括去隔行技术、分辨率转换、帧频转换、色度空间转换等视频处理．系统的总体结构及其功能框图如图１所示．其中，ＦＰＧＡ依靠像素时钟和行、场同步信号采集ＳＡＡ７１１１Ａ解码器输出的视频数据ＹＵＶ信号，并利用双ＳＲＡＭ模块进行视频图像处理，最后通过编码器（ＤＳ９０Ｃ３８３）对信号进行编码输出ＬＶＤＳ视频信号．引言１随着科学技术的飞跃发展，视频图像已成为人们生活必不可缺的信息载体．ＬＶＤＳ低压差分信号传输是２０世纪９０年代产生的一种数据传输和接口转换技术，因其具有高速、低噪声、低ＥＭＩ、低电源、低损耗等特点，因而成为高速视频的首选接口标准［１］．由于不同显示设备的接口标准不同，因此需要视频转换器对视频信号进行转换从而使其在不同设备上显示．本文应某航空研究所对高速视频传输系统的要求，基于ＦＰＧＡ技术，设计一个将通用ＰＡＬ制模拟视频信号转换成ＸＧＡ格式的ＬＶＤＳ信号的视频转换器，其中将视频处理的相关算法———去隔行、帧频提升制成ＩＰ核形式，以便后来开发者的复用．ＰＡＬ－ＬＶＤＳ视频转换器硬件设计２本设计以ＦＰＧＡ为平台，将原始的隔行扫描的ＰＡＬ制模拟视频信号转换为逐行扫描的ＸＧＡ形式的ＬＶＤＳ视频信号，并使图像的分辨率由７２０×５７６提高到１０２４×７６８．即ＰＡＬ－ＬＶＤＳ视图１ＰＡＬ－ＬＶＤＳ视频转换器结构框图Ｆｉｇ．１ ＴｈｅｓｔｒｕｃｔｕｒｅｄｉａｇｒａｍｏｆＰＡＬ－ＬＶＤＳｖｉｄｅｏｃｏｎｖｅｒｔｅｒｂｏａｒｄ＊ 收稿日期：２０１４－０２－２０基金项目 ：云南省学术带头人后备人才培养资助项目（２０１０ＣＩ０３８）．作者简介：胡捃（１９８８－），女，江西九江人，硕士研究生，主要从事视频图像处理方面研究．通信作者：云利军（１９７３－），男，内蒙古呼和浩特人，教授，主要从事嵌入式系统、视频图像处理方面研究．·４６·云南师范大学学报（自然科学版）第３４卷解码模块解码芯片ＣＹ７Ｃ１０６１ＡＶ３３（１Ｍ×１６ｂｉｔｓ）．两块ＳＲＡＭ与２．１选用公司生产的ＦＰＧＡ芯片在进行通信时，通过乒乓操作和相关算法来完成视频格式转换．Ｐｈｉｌｉｐｓ芯片，它由主控芯片ＳＡＡ７１１１ＡＦＰＧＡ（ＥＰ２Ｃ８Ｆ２５６Ｉ６）通过ＩＩＣ串行总线对其进行初始化配置．ＳＡＡ７１１１Ａ芯片具有如下优点［２］：①它有４路输入视频模拟信号ＡＩ１１、ＡＩ１２、ＡＩ２１、ＡＩ２２，其视频输入信号可以是复合视频信号（ＣＶＢＳ）或２路Ｓ－Ｖｉｄｅｏ模拟输入信号；②能自动识别ＮＴＳＣ和ＰＡＬ输入视频信号；③支持ＹＵＶ的输出格式有４：２：２（１６Ｂｉｔ）、４：２：２（８Ｂｉｔ）、４：１：１（１２Ｂｉｔ）或ＲＧＢ输出格式有８：８：８（２４Ｂｉｔ）、５：６：６（１６Ｂｉｔ）；④通过ＩＩＣ配置能调节信号的亮度、对比度和饱和度［３］．编码模块编码模块选用的是国际半导体公司生产的编码芯片ＤＳ９０Ｃ３８３．该芯片是一款功能强大的串行传输芯片，它可以将２４位的并行视频数据转换为标准的串行差分接口信号（ＬＶＤＳ）来输出．ＤＳ９０Ｃ３８３支持像素时钟为２０～６５ＭＨｚ，传输的２．３数据量可高达１．８Ｇｂｐｓ，符合ＴＩＡ／ＥＩＡ－６４４ＬＶＤＳ标准［４］．ＰＡＬ－ＬＶＤＳ视频转换器软件设计及相关ＩＰ核生成３存储模块系统需要将分辨率为７２０×５７６＠２５帧／秒、隔行扫描的ＰＡＬ制模拟视频信号转换成分辨率为１０２４×７６８＠６０帧／秒、逐行扫描的ＸＧＡ格式信号，这需要一系列视频图像算法来完成．区别于普通静态图像处理，在视频图像处理过程中要求视频显示输出的流畅性和实时性．考虑到这一点，系统选用两块大容量ＳＲＡＭ用于ＦＰＧＡ外围存储视频图像．在这次设计中，ＳＲＡＭ芯片选用的２．２ＰＡＬ－ＬＶＤＳ视频转换器软件设计主要包括解码器的配置、隔行扫描转逐行扫描的设计、分辨