十进制减法器课程设计任务书.doc

成 绩 评 定 表 学生姓名 班级学号 专 业 通信工程 课程设计 题目 四位二进制减法（缺1011,1100,1101,1110） 评 语 组长签字： 成绩 日期 20 年 月 日 课程设计任务书 学 院 信息科学与工程 专 业 通信工程 学生姓名 班级学号 课程设计题目 四位二进制减法（缺1011,1100,1101,1110） 实践教学要求与任务: 了解教学系统设计方法。 熟悉Xillinx ISE环境。 熟悉Multisim环境。 设计实现四位二进制减法（缺1011,1100,1101,1110）。 工作计划与进度安排: 第一周 熟悉熟悉Xillinx ISE和Multisim环境，练习数字系统设计方法。 第二周 1)在ISE环境中仿真实现四位二进制减法（缺1011,1100,1101,1110），并下载到FPGA目标芯片上。 2)在Multisim环境中仿真实现四位二进制减法（缺1011,1100,1101,1110）并通过虚拟仪器验证其正确性。 指导教师： 201 年 月 日 专业负责人： 201 年 月 日 学院教学副院长： 201 年 月 日 目录 一、课程设计的目的 - 4 - 二、设计的总体框图 - 4 - 三、 实现过程 - 4 - 1、VHDL程序实现 - 4 - 1.1建立工程 - 4 - 1.2VHDL源程序 - 6 - 1.3编译及波形仿真 - 8 - 1.4引脚锁定与下载 - 12 - 2.4仿真结果分析 - 16 - 2.multisim电路实现过程 - 16 - 2.1设计原理 - 16 - 2.2multisim设计电路 - 18 - 2.4仿真结果分析 - 19 - 四、设计的总结与体会 - 20 - 五、参考文献 - 20 - 一、课程设计的目的 了解教学系统设计方法。 熟悉Xillinx ISE环境。 熟悉Multisim环境。 设计实现四位二进制减法（缺1011,1100,1101,1110）。 二、设计的总体框图 由题目可知，无效状态为0011，.0100，0101，0110根据二进制递减计数的规律，可看出状态图如图2.1所示。 1111 /0 1010 /0 1001 /0 1000 /0 0111 /0 0110 /0 0101 /1 /0 0000 /0 0001 /0 0010 /0 0011 /0 0100 图1 状态图 实现过程 1、VHDL程序实现 1.1建立工程 File——〉New Project；Project Name：工程名：cn2; Project Location：工程保存的位置F：1003060301\cn）；next——……——next直至finish。 1.2VHDL源程序 右击xc95108-15pc84，选New Source，再选VHDL Module后，填加文件名cn2——〉next( Port Name中随便填c)——〉finish。 写入程序，保存程序 library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity yingzi is PORT (cp,r:IN STD_LOGIC; q:OUT STD_LOGIC_VECTOR(3 DOWNTO 0) ); end yingzi; ARCHITECTURE Behavioral OF yingzi IS SIGNAL count:STD_LOGIC_VECTOR(3 DOWNTO 0) ; BEGIN PROCESS (cp,r) BEGIN if r=0 then count=1111; elsiF cpEVENT AND cp=1 THEN if count=1111 THEN count =1010; ELSE count = count -1; END IF; end if; END PROCESS; q=not count; end Behavioral; 1.3编译及波形仿真 双击Imple