第一章FPGA概述9832941 404.ppt

芜湖职业技术学院 DCM具有移动时钟信号相位的能力，因此能够调整I/O信号的建立时间和保持时间，能支持对其输出时钟进行0°, 90°, 180°, 270°的相移粗调和相移细调。 (3)数字移相器 DCM (4)数字频谱合成器 DSS DSS技术通过展宽输出时钟的频谱，来减少电磁干扰(EMI)噪声辐射和达到联邦通讯委员会 (FCC)要求。这一特点使设计者能够极大地降低系统成本，使电路板重新设计的可能性降到最小，并不再需要昂贵的屏蔽，从而缩短了设计周期。 芜湖职业技术学院 2.串化与解串技术 串化与解串即并串行与串并行转换器 (Serdes)，它能将低速的并行信号转换成高速的串行数据，也可以将高速的串行数据转换成低速的并行数据。 Serdes的基本构成模块 芜湖职业技术学院 3.字对齐技术 字对齐又称为Comma对齐，用于在将串行数据转换成并行数据时，确定有效数据的边界，以便使转换后的并行数据正确。 Comma对齐的原理是：接收器在输入数据流中扫描搜寻特定的比特序列，如果找到序列，解串器调整字符边界以匹配检测到的Comma字符序列，扫描是连续进行的。一旦对齐确定，所有后续的Comma字符均会发现对齐已经确定。当然，在任意的序列组合里Comma字符序列必须是唯一的。 芜湖职业技术学院 Comma对齐过程 芜湖职业技术学院 4.通道绑定技术 通道绑定是指将多个串行通道组合在一起构成一个并行通道，以此来提高收发的数据吞吐率。 由于每个通道在收发器互连、时钟再生和数据接收延迟上各不相同，会使接收到的数据产生“错位”的情况，因此要在发送端数据流中加入一个特殊的序列——通道绑定序列，如图1.14中的“P”字符。每个绑定通道都设定“P”字符为通道绑定序列，在接收端指定一个通道为主通道，其余通道都依据主通道的CHBONDO有效指示进入绑定状态，进而锁定本通道在Elastic Buffer中接收到通道绑定序列的位置。 芜湖职业技术学院 通道绑定原理示意图 芜湖职业技术学院 5.预加重技术 在印制的电路板上，线路是呈现低通滤波器的频率特性的，为解决高频部分的损失，就要采取预加重技术。 预加重技术的思想是：在传输信号时，抬高信号的高频信号，以补偿线路上高频分量的损失。 芜湖职业技术学院 没有预加重的发送波形 芜湖职业技术学院 预加重后的发送波形 芜湖职业技术学院 没有预加重的接收波形 芜湖职业技术学院 有预加重的接收波形 芜湖职业技术学院 1.5 FPGA的开发流程 FPGA的常用设计方法包括“自顶向下”和“自下而上”,目前大规模FPGA设计一般选择“自顶向下”的设计方法。 FPGA的设计方法 所谓“自顶向下”设计方法, 简单地说,就是采用可完全独立于芯片厂商及其产品结构的描述语言,在功能级对设计产品进行定义, 并结合功能仿真技术,以确保设计的正确性,在功能定义完成后,利用逻辑综合技术,把功能描述转换成某一具体结构芯片的网表文件,输出给厂商的布局布线器进行布局布线。布局布线结果还可反标回同一仿真器, 进行包括功能和时序的后验证,以保证布局布线所带来的门延时和线延时不会影响设计的性能。 芜湖职业技术学院 FPGA的设计流程就是利用EDA开发软件和编程工具对FPGA芯片进行开发的过程。 典型FPGA开发流程 Xilinx公司提供了FPGA开发软件ISE，这是一个集成的开发环境。用户可以在ISE工程管理器—Project Navigator界面的统一管理下，完成所有的设计输入、仿真、综合、布线、下载等工作，而且其中集成了强大的仿真工具ModelSim。 芜湖职业技术学院 用ISE开发FPGA的完整流程流程图： 芜湖职业技术学院 1、功能定义/器件选型 在FPGA设计项目开始之前，必须有系统功能的定义和模块的划分，另外就是要根据任务要求，如系统的功能和复杂度，对工作速度和器件本身的资源、成本、以及连线的可布性等方面进行权衡，选择合适的设计方案和合适的器件类型。 一般都采用自顶向下的设计方法，把系统分成若干个基本单元，然后再把每个基本单元划分为下一层次的基本单元，一直这样做下去，直到可以直接使用EDA元件库为止。 2、设计输入 可以采用原理图输入、HDL语言描述、EDIF网表读入及波形输入等方式。 芜湖职业技术学院 3、 功能仿真 功能仿真也称为前仿真是在编译之前对用户所设计的电路进行逻辑功能验证，此时的仿真没有延迟信息，仅对初步的功能进行检测。仿真前，要先