组合逻辑电路-5.ppt

全加器SN74LS183的管脚图 1 14 SN74LS183 1an 1bn 1cn-1 1cn 1sn 2cn-1 2cn 2sn 2an 2bn Ucc GND Ci+1 Si Ci+1 Si Ci+1 Si Ai Bi Ci+1 Si Ci C4 S3 S2 S1 S0 A0 B0 A1 B1 A2 B2 A3 B3 三、 四位串行加法器 Ai Bi Ci Ai Bi Ci Ai Bi Ci 1 ?1 1 ?1 1 ?1 1 ?1 P* G* C-1 C0 C1 C2 G0 P0 G1 P1 G2 P2 G3 P3 四、 四位并行（超前）进位加法器 超前进位扩展端 超前进位形成电路 超前进位加法器 提高工作速度的途径：设法减小进位信号的传递时间 进位传递公式，Gi为进位生成函数，Pi为进位传递函数 四位二进制超前进位加法电路 P0G0C0 S3 S2 S1 S0 A0 B0 A1 B1 A2 B2 A3 B3 全加器 全加器 全加器 全加器 C-1 超前进位形成逻辑 P1G1C1 P2G2C2 P3G3 C-1 P* G* 五、 用加法器设计组合逻辑电路 常用于设计输入变量与输入变量相加，或输入变量与常量相加的逻辑问题 例1 设计一个代码转换电路，将BCD代码的8421码转换为余3码（余3码与8421码相差0011） 例2 试用四位并行加法器74LS283设计一个加减运算电路，当控制信号M＝0时，它将两个输入的四位二进制数相加，而M＝1时它将两个输入的四位二进制相减，允许附加必要的门电路。 3.4 数值比较器 比较器的分类： （1）仅比较两个数是否相等。 （2）除比较两个数是否相等外，还要比较两个数的大小。 第一类的逻辑功能较简单，下面重点介绍第二类比较器。 一、一位数值比较器 功能表 ?1 A B AB AB A=B A B AB AB A=B 逻辑图 逻辑符号 二、多位数值比较器 比较原则： 1. 先从高位比起，高位大的数值一定大。 2. 若高位相等，则再比较低位数，最终结果由低位的比较结果决定。 A、B两个多位数的比较： Ai Bi 两个本位数 （AB）i-1 （A=B）i-1 （AB）i-1 低位的比较结果 （AB）i （A=B）i （AB）i 比较结果向高位输出 每个比较环节的功能表 * * 组合逻辑电路 -中规模组合逻辑电路 数字电子电路基础 §3 几种常用的组合逻辑组件 3. 1 编码器 所谓编码就是赋予选定的一系列二进制代码以固定的含义。 n个二进制代码（n位二进制数）有2n种不同的组合，可以表示2n个信号。 一、普通编码器 二进制编码器的作用：将一系列信号状态编制成二进制代码。 (a) 用二极管组成 VCC Y0 Y1 Y2 R R R 8-3线编码器框图 I1 I2 I3 I4 I5 I6 I7 I8 F3 F2 F1 (b)用与非门组成 真值表 8线－3线优先编码器(74LS148) G3 G2 G1 二、优先编码器 逻辑函数表达式 S=0时，所有输出端被封锁为高电平， S=1时编码器才能正常工作 低电平输出信号表示电路工作，但无编码输入 低电平输出信号表示电路工作，且有编码输入 Z0 Z1 Z2 Z3 G0 G3 G2 G1 (2) 用两片74LS148组成的16线－4线编码器 (1) 级 联 三、二—十进制编码器 二---十进制编码器的作用：将十个状态（对应于十进制的十个代码）编制成BCD码。 十个输入 需要几位输出？ 四位 输入：I0? I9 输出：F4 ? F1 二－十进制优先编码器（74LS147） 逻辑函数表达式 利用优先编码器除了完成编码功能外，还可在外加门电路的基础上构成组合逻辑电路 例 某医院有一、二、三、四号病室4间，每间有呼叫按钮，同时在护士值班室内对应地装有一号、二号、三号、四号4个指示灯。 现要求当一号病室的按钮按下时，无论其他病室的按钮是否按下，只有一号灯亮。当一号病室的按钮没有按下而二号病室的按钮按下时，无论三、四号病室的按钮是否按下，只有二号灯亮。当一、二号病室的按钮都没按下时，无论四号病室的按钮是否按下，只有三号灯亮。只有在一、二、三号病室的按钮均未按下而按下四号病室的按钮时，四号灯才亮。试用优先编码器74LS148和门电路设计满足上述要求的逻辑电路，给出控制四个指示灯状态的高、低电平。 3.2 译码器 译码是编码的逆过程，即将某二进制翻译成电路的某种状态。 一、二进制译码器 二进制译码器的作用：将n种输入的组合译成2n种电路状态。也叫n---2n线译码器。 译码器的输入—— 一组二进制