第2章　数电课件 基本逻辑运算及集成逻辑门.ppt

* * 2.4.3 MOS集成逻辑门 所以输出为低电平。 一、 NMOS门电路 1．NMOS非门 逻辑关系：（设两管的开启电压为VT1=VT2=4V，且gm1＞＞gm2 ） （1）当输入Vi为高电平8V时，T1导通，T2也导通。因为gm1＞＞gm2，所以两管的导通电阻RDS1＜＜RDS2，输出电压为： * （2）当输入Vi为低电平0V时， T1截止，T2导通。所以输出电压为VOH=VDD-VT=8V，即输出为高电平。 所以电路实现了非逻辑。 2．NMOS门电路 （1）与非门 （2）或非门 * 1．逻辑关系： （设VDD＞（VTN+|VTP|），且VTN=|VTP|） （1）当Vi=0V时，TN截止，TP导通。输出VO≈VDD。 （2）当Vi=VDD时，TN导通，TP截止，输出VO≈0V。 二、CMOS反相门（CMOS非门） CMOS逻辑门电路是由N沟道MOSFET和P沟道MOSFET互补而成。 * （1）当Vi＜2V，TN截止，TP导通，输出Vo≈VDD=10V。 （2）当2V＜Vi＜5V，TN工作在饱和区，TP工作在可 变电阻区。 （3）当Vi=5V，两管都工作在饱和区， Vo=（VDD/2）=5V。 （4）当5V＜Vi＜8V， TP工作在饱和区， TN工作在可变电阻区。 （5）当Vi＞8V，TP截止， TN导通，输出Vo=0V。 可见： CMOS门电路的阈值电压 Vth=VDD/2 2．电压传输特性：(设: VDD=10VVTN=|VTP|=2V) * （2）或非门 三、其他的CMOS门电路 1．CMOS与非门和或非门电路 （1）与非门 * 2. CMOS传输门 工作原理：（设两管的开启电压VTN=|VTP|） （1）当C接高电平VDD， 接低电平0V时，若Vi在0V～VDD的范围变化，至少有一管导通，相当于一闭合开关，将输入传到输出，即Vo=Vi。 （2）当C接低电平0V， 接高电平VDD，Vi在0V～VDD的范围变化时，TN和TP都截止，输出呈高阻状态，相当于开关断开。 * 当EN=1时，TP2和TN2同时截止，输出为高阻状态。 所以，这是一个低电平有效的三态门。 3. CMOS三态门 工作原理： 当EN=0时，TP2和TN2同时导通，为正常的非门，输出 * 1．CMOS逻辑门电路的系列 （1）基本的CMOS——4000系列。 （2）高速的CMOS——HC系列。 （3）与TTL兼容的高速CMOS——HCT系列。 2．CMOS逻辑门电路主要参数的特点 （1）VOH（min）=0.9VDD； VOL（max）=0.01VDD。 所以CMOS门电路的逻辑摆幅（即高低电平之差）较大。 （2）阈值电压Vth约为VDD/2。 （3）CMOS非门的关门电平VOFF为0.45VDD，开门电平VON为0.55VDD。 因此，其高、低电平噪声容限均达0.45VDD。 （4）CMOS电路的功耗很小，一般小于1 mW/门； （5）因CMOS电路有极高的输入阻抗，故其扇出系数很大，可达50。 四、 CMOS逻辑门电路的系列及主要参数 * 一、TTL与CMOS器件之间的接口问题 两种不同类型的集成电路相互连接，驱动门必须要为负载门提供符合要求的高低电平和足够的输入电流，即要满足下列条件： 驱动门的VOH（min）≥负载门的VIH（min） 驱动门的VOL（max）≤负载门的VIL（max） 驱动门的IOH（max）≥负载门的IIH（总） 驱动门的IOL（max）≥负载门的IIL（总） 2.4.4 集成逻辑门电路的应用 * （b）用TTL门电路驱动5V低电流继电器，其中二极管D作保护，用以防止过电压。 二、TTL和CMOS电路带负载时的接口问题 1．对于电流较小、电平能够匹配的负载可以直接驱动。 （a）用TTL门电路驱动发光二极管LED，这时只要在电路中串接一个约几百W的限流电阻即可。 * 2．带大电流负载 （a）可将同一芯片上的多个门并联作为驱动器，如图（a）所示。 （b）也可在门电路输出端接三极管，以提高负载能力，如图（b）所示。 * （2）对于或非门及或门，多余输入端应接低电平，比如直接接地；也可以与有用的输入端并联使用。 三、多余输入端的处理 （1）对于与非门及与门，多余输入端应接高电平，比如直接接电源正端，或通过一个上拉电阻（1～3kW）接电源正端；在前级驱动能力允许时，也可以与有用的输入端并联使用。 * * 随着科学技术的发展，集成逻辑电路已取代了分