[工学]verilog课件--第二部分.pdf

第二部分 硬件描述语言Verilog 2009-10-17 apjiang@ 1 为什么要采用硬件描述语言（HDL ） • 随着设计复杂性的提高，无法再用硬件直接 实现需要的功能，利用HDL可以提高描述的 抽象层次 • 易于通过EDA工具完成工艺无关的设计，有 利于保证设计正确性和对设计进行管理 • 便于对设计进行管理、归档和重用 • 易于对设计进行修改，以探索不同的设计可 能性 • 便于提高设计的效率 2009-10-17 apjiang@ 2 硬件描述语言（HDL ）的特点 • 采用高级程序设计语言的结构，但与一 般软件程序设计语言有差别，它是针对 硬件系统与部件设计的。 – 在不同的抽象层次上描述电路的功能和连接 关系，可以描述电路的结构 – 除了描述功能之外还描述时序关系 – 并行性：同时进行多个任务 – 时间：具有描述延迟等时间概念的能力 2009-10-17 apjiang@ 3 常见的两种硬件描述语言 • VHDL：VHSIC （very high-speed IC ） hardware description language ，得到美国 军方支持，1987年成为IEEE标准，1993 年进行修订。类似ADA语言。 • Verilog：由民间发展起来，1995年成为 IEEE标准，2001年进行了修订。类似C语 言。 2009-10-17 apjiang@ 4 Verilog语言的功能 • 可以描述数字电子系统 • 可以完成不同抽象层次的描述 • 除了描述器件的功能外还可以建立比较 完整的模拟环境来验证设计的正确性， 也就是说设计和模拟都可以用Verilog完 成。 • 用于测试 • 用于设计文档管理 2009-10-17 apjiang@ 5 Verilog语言的用途 • ASIC和FPGA设计人员可以用来编写用 于综合的代码 • 可以对系统建模，完成系统高层级仿真 • 编写用于各级设计仿真的测试环境 • 描述基本单元或更高级的部件 2009-10-17 apjiang@ 6 Verilog在不同设计层次上的作用(1) • 行为级 – 描述系统中数据在不同模块之间的传输 – 描述必要的操作 • 寄存器传输级（RTL ） – 描述系统中的数据流和功能模块之间和 内部的控制信号 – 按照定义的时钟周期建立模型 2009-10-17 apjiang@ 7 Verilog在不同设计层次上的作用(2) • 门级（结构） – 描述底层单元之间的连接，可以更精确地 描述系统的行为 – 在进行综合时使用特定工艺库完成RTL到 门级的映射 2009-10-17 apjiang@ 8 Verilog发展历史(1) • 1985年，Gateway Design Automation公 司为其仿真器产品开