[工学]《单片机及嵌入式系统》第2版5.doc

第5章 嵌入式系统的可靠性设计 5.1概述 5.1.1可靠性的基本指标 1. 可靠度 2. 失效率 3. 平均故障间隔时间 4. 平均修复时间 5. 利用率 5.1.2故障因素 1. 内部因素 2. 环境因素 3. 人为因素 5.2故障检测技术 5.2.1嵌入式系统的脱机自检 1. 指令系统自检 2. RAM的自检 图5.1固定模式自检 图5.2游动模式自检流程图 图5.3数据图案平移法流程图 3. 只读存储器ROM自检 4. 外设驱散及接口的自检 图5.4利用输入接口检测输出状态 图5.5利用输入接口检测输出状态 图5.6A/D、D/A变换器自检硬件框图 图5.7某阀门自检框图 图5.8完整的自检程序流程图 5.2.2嵌入式系统的在线故障检测 1. 程序监视器 图5.9程序监视器原理框图 图5.10译码器逻辑图 图5.118031上的一种看门狗电路 2. 状态反馈 图5.12继电器控制及状态反馈电路 图5.13继电器状态反馈流程图 图5.14电机信息反馈电路框 3. 检错及纠错编码 图5.15内存加奇偶校验原理框图 图5.16纠错电路原理图 图5.178位数据诲明码纠错电路 4. 超时故障检测 图5.18某化工工艺温度控制过程 图5.19超时中断硬件计数器 图5.20用户程序段结构 图5.21中断服务程序结构 5. A/D变换器的在线检测 6. 瞬时掉电保护 图5.22瞬时掉电保护硬件框图 图5.23掉电控制波形 图5.24掉电保护软件流程 图5.25瞬时掉电保护硬件电路 图5.26ADM691引脚图 图5.27具有ADM691的瞬时掉电保护电路 5.3硬件可靠性设计 5.3.1硬件故障 1. 电器故障 2. 机械故障 3. 介质故障 4. 人为故障 5.3.2影响硬件可靠性的因素 1. 元器件失效 图5.28失效率与时间关系特性 2. 使用不当 图5.29确定负载上限 图5.30确定负载下限 3. 结构及工艺上的因素 5.3.3硬件可靠性措施 1. 元器件的选择 2. 元器件的老化筛选 3. 降额使用 4. 可靠的电路设计 5. 冗余设计 图5.31串并联系统 图5.32并串联系统 图5.33三传感器并联冗余 图5.34双机并联系统框图 图5.35三机表决系统框图 图5.36利用信号封锁提高可靠性 6. 环境设计 7. 人为因素设计 5.4软件可靠性设计 5.4.1软件故障的特点 5.4.2软件可靠性指标 1. 可靠度 2. 平均故障间隔时间 3. 利用率 5.4.3软件错误的来源 1. 没有认真进行需求调查 2. 编程中的错误 3. 规范错 4. 性能错 5. 中断与堆栈操作 6. 人为因素 5.4.4软件可靠性模型 1. 以故障率为基础的模型 2. 以无故障率为基础的模型 5.4.5提高软件可靠性的方法 1. 认真仔细地进行规范设计 图5.37编写规范的简化过程 图5.38三取二表决系线 2. 使用好的程序设计方法 3. 选择合适的程序设计语言 4. 细心编程 5. 仔细测试 6. 提高软件设计人员的素质 7. 去除干扰 8. 多使用 9. 其他 5.5系统的抗干扰设计 5.5.1抗干扰的三要素 5.5.2干扰的来源及耦合方式 1. 干扰的来源 2. 干扰的耦合方式 图5.39干扰的静电耦合 图5.40电磁耦全等效电路 5.5.3系统的抗干扰措施 1. 设计抗干扰性能好的电路 2. 克服信号传输过程中的干扰 图5.41信号与共、串模干扰的关系 3. 电源电路的抗干扰措施 图5.42电网电压中的脉冲干扰 图5.43变压器初次级屏蔽 图5.44防雷电变压器的结构 图5.45滤除串模和共模干扰的滤波器 图5.46滤除电网干扰的供电电路 4. 良好的接地措施 图5.47放大器及其接地 图5.48屏蔽双绞线及同轴电缆的接地 图5.49电路板内接地电咀耦合 图5.50几个电路一共接地 图5.51数字地与模拟地的连接 图5.52系统各部分接地示意图 5. 仔细设计印刷电路板，增强抗干扰能力 6. 认真进行结构设计 7. 滤波、去耦和屏蔽 图5.53几种典型的馈通滤波器 8. 防雷电、防浪涌干扰 图5.54TVS伏安特性 图5.55TVS的几种典型应用 5.6总线的有关问题 5.6.1总线上的交叉串扰 图5.56总线间电容耦合及其等效电路 5.6.2总线的延时 5.6.3总线上的反射与终端网络 1. 总线上的反射 2. 终端匹配网络 图5.57电阻分压网络 图5.58利用二极管嵌位的网络 图5.59恒压源匹配网络 图5.60驱动器串接电阻 3. 外总线的匹配网络 图5.61简单的终端电阻 图5.62终端分压网络 图5.63IEEE488总线匹配网络 图5.64SCSI总线匹配网络 图5.65始端与终端均接上拉电阻 5.7可靠性的总体