网站大量收购闲置独家精品文档,联系QQ:2885784924

基于FPGA的篮球机器人运动控制系统设计.pptx

  1. 1、本文档共22页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
基于FPGA的篮球机器人运动控制系统设计

基于FPGA的篮球机器人运动控制系统设计;主讲内容;篮球机器人简介; 一个完整的机器人系统应具备视觉、决策、无线通信,以及最终作用于底层的运动控制子系统。 ;FPGA控制系统处理器单元设计; 篮球机器人的控制系统可以说是FPGA控制系统处理器单元的设计,主要包括: 1. 控制器选型 2. 时钟电路设计 3. FPGA 配置电路设计;1. 控制器选型 处理器单元是机器人底层运动控制系统电路的核心单元,篮球机器人的控制指令均通过处理器单元处理和执行。处理器的运算能力和执行速度制约着系统的整体性能。 所以选择一款合适的处理器需要考虑很多因素,包括: a. 处理器本身的参数和性能; b. 处理器的开发环境; c. 各公司对各自处理器资料提供的详细情况和技术支持等情况。; 基于以上要求,该系统选用Altera 公司的Cyclone 系列FPGA 作为我们篮球机器人底层系统的核心控制器件。;该控制器具有以下主要特性: (1) 新的可编程体系结构,实现低成本设计。 (2) 嵌入式存储器资源支持多种存储器应用。 (3) 提供专用外部存储器接口 (4) 装配有时钟管理电路。 (5) 支持Nios II 系列嵌入式处理器。;2. 时钟电路设计 时钟是所有数字电路的“心脏”,Cyclone 系列FPGA 内置2 个模拟锁相环模块(PLL),可以对全局时钟输入管脚clk0 ~ 3 的信号进行倍频和分频。 所以,设计时只需在FPGA 外部加入一个频率较低( 50 MHz)的有源晶振,把其生成的时钟信号通过全局时钟管脚引入FPGA 内部的PLL,通过PLL 倍频后进全局布线资源送入逻辑区域。 外部较低的时钟不仅简化了PCB设计,而且减小了高速时钟信号所带来的辐射,提高了系统的EMC 特性。;3. FPGA 配置电路设计 配置,又称为加载或下载(USB-Blaster烧写器),是对FPGA 的内容进行编程的一个过程。底层运动控制系统在正常工作时,配置数据保存在SRAM 单元中,这个SRAM 单元也被称为配置存储器。 Altera 的FPGA 可以支持多种配置模式,配置都是通过主机或配置芯片来完成的。; 我们篮球机器人采用的是主动串行模式( AS Mode) ,该配置模式需要串行配置器件。 串行配置器件由Altera 公司提供,存储容量的范围从1 ~128 Mb 不等,由Quartus II 软件对配置芯片进行编程,编程成功后生成.pof 可下载文件,通过烧写电缆载入串行配置器件,此后每次底层运动控制系统上电后,FPGA 主动读取串行配置器件内部的配置数据,完成配置过程。;电机驱动电路设计; 由FPGA 输出四路PWM 信号,信号经过电耦隔离控制四个MOSFET 开关,推动直流电机运转。 所以调整PWM 信号的开关顺序和占空比可以改变电机的方向和转速。;FPGA简介; FPGA采用了逻辑单元阵列LCA(Logic Cell Array), 内部包括: 可配置逻辑模块CLB(Configurable Logic Block); 输入输出模块IOB(Input Output Block); 内部连线(Interconnect)。; 基本特点: 1)采用FPGA设计ASIC电路(专用集成电路),用户不需要投片生产,就能得到合用的芯片。 2)FPGA可做其它全定制或半定制ASIC电路的中试样片。 3)FPGA内部有丰富的触发器和I/O引脚。 4)FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。 5)FPGA采用高速CMOS工艺,功耗低,可以与CMOS、TTL电平兼容。 可以说,FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。 ;语言: 目前主流的语言包括: Verilog HDL和VHDL 下面给出了用VHDL编写的二-四译码器的程序。 ;LIBRARY STD USE STD.STD_LOGIC.ALL ENTITY decode IS PORT(a,b,EN:IN STD_LOGIC; Q0,Q1,Q2,Q3:OUT STD_LOGIC); END decode ARCHITECTURE structural OF decode IS COMPONENT inv /

文档评论(0)

yaocen + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档