嵌入式系统与技术2.ppt

第二章 指令系统 -ARMSHARC 2.1体系结构分类 冯?诺伊曼结构：指令存储器与CPU分离 冯.诺依曼结构 五大部件： ALU，Controller, Memory, Input,Output 核心部件：早期是CPU，后来是Memory 存储程序(stored program)：程序以数字形式存在，可以与数据一样被读写 指令执行次序： 顺序 跳转 程序计数器Program Counter（PC） 体系结构分类 哈佛结构 较高的性能； DSP中广泛应用； 哈佛体系结构 程序与数据有单独的存储器 PC只能指向程序存储器 目前仍然广泛应用 指令cache与数据cache 适用于实时信号处理（大部分的DSP） 大量数据流入计算机 数据必须在精确的时间内处理完成 处理器指标特征 指令周期时间 内部总线宽度 CISC或RISC PC与复位值 堆栈指针及复位值 流水线与超标量 片上存储器 外部中断 中断控制器 浮点处理器 DMA控制器 片上MMU 体系结构分类 精简指令系统(RISC) 复杂指令系统(CISC) 指令分析 CISC计算机 复杂指令集计算机(Complex Instruction Set Computer 背景: 存储资源紧缺, 强调编译优化 增强指令功能，设置一些功能复杂的指令，把一些原来由软件实现的、常用的功能改用硬件的指令系统来实现。 CISC的特点 为节省存储空间，强调高代码密度， 指令格式不固定，指令可长可短，操作数可多可少； 寻址方式复杂多样，操作数可来自寄存器，也可来自存储器； 采用微程序控制，执行每条指令均需完成一个微指令序列； CPI ５，指令越复杂，CPI越大。 CISC的主要缺点 指令使用频度不均衡。 高频度使用的指令占据了绝大部分的执行时间，扩充的复杂指令往往是低频度指令。 大量复杂指令的控制逻辑不规整，不适于VLSI工艺 VLSI的出现，使单芯片处理机希望采用规整的硬联逻辑实现，而不希望用微程序，因为微程序的使用反而制约了速度提高。(微码的存控速度比CPU慢5-10倍)。 软硬功能分配 复杂指令增加硬件的复杂度，使指令执行周期大大加长，直接访存次数增多，数据重复利用率低。 不利于先进指令级并行技术的采用 RISC基本设计思想 减小CPI: CPUtime=Instr_Count * CPI * Clock_cycle 精简指令集:保留最基本的,去掉复杂、使用频度不高的指令 采用Load/Store结构，有助于减少指令格式，统一存储器访问方式 采用硬接线控制代替微程序控制 RISC精华:减少指令平均执行周期数 CPUtime= IC *CPI *CC ICRISC IC CISC, 30%40% CCRISC CCCISC， CPIRISC CPICISC 差距在缩小 超标量、超流水线、VLIW等系统结构， 目标在于减小CPI， 可使CPI1 RISC的提出与发展 Load/Store结构提出： CDC6600(1963)--CRAY1(1976) RISC思想最早在IBM公司提出，但不叫RISC，IBM801处理器是公认体现RISC思想的机器。 1980年，Berkeley的Patterson和Dizel提出RISC名词，并研制了RISC-?,?实验样机。 1981年Stenford的Hennessy研制MIPS芯片。 85年后推出商品化RISC: MIPS1(1986)和SPARC V1(1987) 高性能RISC处理器典型 SUN公司的SPARC(1987) MIPS公司的SGI:MIPS(1986) HP公司的PA-RISC, IBM, Motorola公司的PowerPC DEC、Compac公司的Alpha AXP IBM的RS6000(1990)第一台Superscalar RISC机 微处理器的流水线执行机制 微处理器流水线结构设计 流水深度 流水段的任务分配 流水线相关 时钟设计:周期,双时钟 流水深度 流水段的任务分配 流水线性能 流水线深度 时钟频率 解决冲突 结构相关 数据相关 控制相关 结构相关 数据相关 控制相关 ARM处理器特征 冯?诺伊曼结构 RISC处理器 Load/Store I-Cache,D-Cache 硬连线指令控制器 流水线处理 Thumb短指令集 ARM处理器架构 ARM处理器组成 32位ALU 31个32位通用寄存器，6位状态寄存器 32×8乘法器：二位加－移位 32×32桶形移位寄存器：n位移位 指令译码及控制逻辑：硬线PLA 指令流水线及数据/地址寄存器 2.2 ARM处理器 体系结构：版本1～版本6 变种：Thumb指令集(T)；长乘法指令(M);