数字电路第2章习题解答概要.ppt

判断 × × F4=A A ≥1 ⑷ （ ） 悬空 √ A F6=A B ⑹ （ ） √ F3=A A ⑶ （ ） =1 F5=A A 10k ⑸ （ ） 判断 × √ A B VCC F7 =A+B ⑺（ ） F1=AB+C A 10Ω ⑻ （ ） B C ≥1 判断 √ TG TG vo1 vo2 vI D CMOS ⑼vo1=D vI（ ） vo2=D vI（ ） 1 √ 要实现下面逻辑电路输出端的逻辑关系，请正确选择悬空端的输入。 B 0 A A F=A+B ≥1 =1 “1” F=A 1 要实现下面逻辑电路输出端的逻辑关系，请正确选择悬空端的输入。 F=A+B VCC RP A B A B 1 1 ≥1 F=A B 回答下列各题 请把用8421-BCD码表示的十进制00100101(8421-BCD)转换为二进制数和十六进制数。 用卡诺图法化简函数 F(A,B,C,D) =∑m（3，5，6，7，10） 约束条件：∑d（0，1，2，4，8）= 0。 用公式法化简函数 回答下列各题 门电路组成的电路如图所示，请写出F1、F2的逻辑表达式，当输入如图所示信号波形时，画出F1、F2端的波形。 EN A 1 C B F1 TTL B 1 EN =1 A C F2 TTL 练习题1 对于图示电路分别写出门电路为TTL和CMOS时的输出F的表达式。 EN B C A F TTL 20kΩ 练习题1 —TTL电路： 解：当C=1时，如果B=1，三态门输出低电平，将20kΩ电阻短路，无论A为何值，输出F=1； 当B=0时，三态门输出为1，与非门输出 EN B C A F TTL 20kΩ 当C=0时，三态门高阻，与非门输出 练习题1 —CMOS电路： 解：当C=1时，如果B=1，三态门输出低电平，将20kΩ电阻短路，无论A为何值，输出F=1； 当B=0时，三态门输出为1，将20kΩ电阻上端提升，为高电平；与非门输出 EN B C A F CMOS 20kΩ 当C=0时，三态门高阻，与非门输出F=1 练习题2 试判断如图所示电路能否按各图所要求的逻辑关系正常工作？若不能正常工作，请做相应的改动。若电路接法有错，改电路；若电路正确但给定的逻辑关系不对，则写出正确的逻辑表达式。能正常工作的在图中括号内打“√”，否则打“×”。已知TTL门的IOH/IOL=0.4mA/10mA，VOH/VOL=3.6V/0.3V，CMOS门的VDD=5V，VOH/VOL=5V/0V，IOH/IOL=0.51mA/0.51mA。 练习题2 A B TTL门 RL 15kΩ F1 ≥1 A B CMOS门 RL 5kΩ F2 VDD A B TTL或CMOS门 F3 C D ≥1 A B TTL或CMOS门 F4 ≥1 A B TTL OC门 F5 C D A B TTL TS门 F1 A B EN EN C ( √ ) ( × ) ( × ) ( √ ) ( × ) ( × ) 练习题2 解：题目主要是复习门电路的输出特性。对于一般TTL、CMOS门的输出端来说，不能直接相连实现逻辑与(线与)，同时输出端不能直接接地或接电源。带负载时输出高电平的拉电流和输出低电平的灌电流均受到一定的限制，其数值可通过查阅手册得到。TTL OC门和CMOS OD门均可将输出端并接在一起实现线与，但必须外接电阻和电源。三态门也可以将输出端并接，但是不是逻辑与的关系，而是通过对使能端的控制，将不同门的输入、输出关系逐个反映在输出端上。 练习题2 解：⑴电路正常工作而F1处于高电平时拉电流负载IL应小于IOH，即 已知IOH=0.4mA，故ILIOH，则 返回 A B TTL门 RL 15kΩ F1 练习题2 解：⑵当F2为低电平时则应考虑灌电流影响。已知VDD=5V，IOL=0.51mA，而灌电流 由于ILIOL，因此负载过大，在实际使用时应予以避免。为保证电路能正常工作，应加大RL的阻值。 将RL改为10kΩ电阻即可。 返回 ≥1 A B CMOS门 RL 5kΩ F2 VDD 练习题2 ⑶不允许电路接成F3这种形式。当两个门输出状态不一致时，过大的电流将使门烧毁，对一般的TTL和CMOS门电路来说，这种接法是不允许的。 返回 A B TTL或CMOS门 F3 C D 练习题2 ⑷F4相当于两个门并联使用。由于两个门的输出状态总是相同的，因而不会产生如F3一样的大电流，这种两个与非