数字电子线路第六章触发器.ppt

6.1 概述;6.1 概述; 触发器信号;6.1 概述;6.2.1 基本RS 触发器;6.2.1 基本RS 触发器;6.2.1 基本RS触发器;或非门构成的 基本RS 触发器;3）工作波形; 例：运用基本SR触发器消除机械开关触点抖动引 起的脉冲输出。 ;6.2.2 同步RS 触发器;6.2.2 同步RS 触发器;6.2.2 同步RS 触发器;1）电路结构;6.2.3 主从RS触发器;逻辑功能;6.2.43 主从RS触发器;6.2.4 主从JK触发器;6.2.4 主从JK触发器;6.2.4 主从JK触发器;6.2.4 主从JK触发器;4) 集成TTL主从JK触发器74LS72;6.2.5 主从D触发器;6.2.6 主从T触发器和T触发器;6.2.7 边沿触发器;6.2.7 边沿触发器;6.2.7 边沿触发器;2）由传输门组成的CMOS边沿D触发器 ;工作原理：;。; 74HC/HCT74的功能表;1) D 触发器构成 J K 触发器;2) D 触发器构成 T 触发器;3) D 触发器构成 T 触发器;4）将JK触发器转换为RS，D， T，T’ 触发器 ; 例5.4.1 设下降沿触发的JK触发器时钟脉冲和J、K信号的波形 如图所示试画出输出端Q的波形。设触发器的初始状态为0。;?触发器具有存储功能的逻辑电路，是构成时序电路的基本逻辑单元。每个触发器都能存储1位二值信息。 ?触发器的触发输入信号如果对脉冲电平敏感则为电平触发锁存器)。 ?触发器的触发输入信号如果对时钟脉冲边沿敏感，则为边沿触发。它们在时钟脉冲的上升沿或下降沿作用下改变状态。 ?触发器按逻辑功能分类有D触发器、JK触发器、T（T）触发器和SR触发器。它们的功能可用特性表、特性方程和状态图来描述。触发器的电路结构与逻辑功能没有必然联系。;⑴ 逻辑符号 “∧”表示边沿触发方式, “┐”表示主从触发方式, 非号“－”：表示低电平有效, 加小圆圈“ο”：表示低电平有效触发或下降沿有效触发, 不加小圆圈“ο”：表示高电平有效触发或上升沿有效触发 。; ⑵ 特性表 ;⑶ 驱动表 ; (1) 基本RS触发器（锁存器） 直接电平触发（低电平有效/高电平有效），无CP; (4) 主从触发（也是一种边沿式） 有主、从两个触发器，在CP的高/低电平期间交替工作、封锁，只在CP的高电平期间（或低电平期间）接收信号RS/JK/D/T， 只在CP的↑或↓边沿总的输出状态更新。;分析：根据输入信号和各触发器的状态方程。可直接写出??触发器的状态方程如下： Q1n+1=D1=A⊕B (CP上升沿) Q2n+1=JQ2n+KQ2n=ABQ2n+CQ2n (CP上升沿);上述状态方程所对应的波形如下图所示：