数字电路复习-yao.ppt

1 0 Qn+1 1 0 D Qn+1 = D Qn Qn Qn+1 1 0 T 不定 0 1 Qn Qn+1 1 1 0 1 1 0 0 0 S R Qn+1 = S + RQn RS = 0(约束条件) Qn 1 0 Qn Qn+1 1 1 0 1 1 0 0 0 K J Qn+1 =JQn + KQn 只有 CP 输入端， 无数据输入端。 来一个CP翻转一次 Qn+1 = Qn D 触发器 T 触发器 RS 触发器 JK 触发器 T′触发器 触发器根据逻辑功能不同分为 利用特性方程可实现不同功能触发器间逻辑功能的相互转换。 不同触发方式的工作特点 正电平触发式触发器的状态在 CP = 1 期间翻转，在CP = 0 期间保持不变。电平触发式触发器的缺点是存在空翻现象，通常只能用于数据锁存。 分析触发器时应弄清楚触发器的功能、触发方式和触发沿(或触发电平)，并弄清楚异步输入端是否加上了有效电平。 边沿触发器只能在 CP 上升沿(或下降沿)时刻接收输 入信号，其状态只能在 CP 上升沿(或下降沿)时刻发 生翻转。它应用范围广、可靠性高、抗干扰能力强。 第五章 小 结 一、时序逻辑电路的特点 数字 电路 逻辑 功能 组合逻辑电路 时序逻辑电路 （基本构成单元 →门电路） （基本构成单元 →触发器） 任何时刻电路的输出，不仅和该时刻的输入 信号有关，而且还取决于电路原来的状态。 1. 逻辑功能： 2. 电路组成： 与时间因素( CP )有关； 含有记忆性的元件( 触发器 )。 二、时序电路逻辑功能的表示方法 逻辑图、逻辑表达式、状态表、卡诺图、 状态转换图（简称状态图）和时序图 三、时序电路的基本分析方法 实质： 逻辑图 状态图 关键： 求出状态方程，列出状态表，根据状态表画 出状态图和时序图，由此可分析出时序逻辑 电路的功能。 四、时序电路的基本分设计方法 实质： 状态图 逻辑图 关键： 根据设计要求求出最简状态表（图），再通过卡诺图求出状态方程和驱动方程，由此画出逻辑图。 五、计数器 1. 按计数进制分： 二进制计数器、十进制计数器和任意进制计数器 2. 按计数增减分： 加法计数器、减法计数器和可逆（加/减）计数器 3. 按触发器翻转是否同步分： 同步计数器和异步计数器 记录输入脉冲 CP 个数的电路，是极具典型性和代表性的时序逻辑电路。 六、中规模集成计数器 功能完善、使用方便灵活，能很方便地构成 N 进制（任意）计数器。主要方法有两种： 1. 用同步置 0 端或置数端归零获得 N 进制计数器 根据 N - 1 对应的二进制代码写反馈归零函数。 2. 用异步置 0 端或置数端归零获得 N 进制计数器 根据 N 对应的二进制代码写反馈归零函数。 当需要扩大计数器的容量时，可将多片集成计数器进行级联。如 两片16 进制集成计数器 16 ╳ 16 进制计数器 两片10 进制集成计数器 10 ╳ 10 进制计数器 七、其它时序逻辑电路 1. 寄存器和移位寄存器 寄存器 — 存储二进制数据或者代码。 移位寄存器 — 不但可存放数码，还能对数据进行移 位操作。 移位寄存器有单向移位寄存器和双向移位寄存器。 用移位寄存器可方便地组成环形计数器、扭环形计数器和顺序脉冲发生器。 集成移位寄存器使用方便、功能全、输入输出方式 灵活。 3. 同步非二进制计数器 P91 例 2 分析图5.8 所示同步非二进制计数器的逻辑功能。 图5.8 同步非二进制计数器 解 (1) 写相关方程式。 ① 时钟方程： CP0=CP1=CP2=CP↓ ② 驱动方程: J0=Q2n K0=1 J1=Q0n K1=Q0n J2=Q0nQ1n K2=1 (2) 求各个触发器的状态方程： P91 (3) 求出对应状态值。列状态表如表5.4所示。 表5.4 状态表 画状态图如图5.9（a）所示，时序图如图5.9（b）所示。 图5.9 同步计数器对应图形 (4) 归纳分析结果，确定该时序电路的逻辑功能。 从时钟方程可知该电路是同步时序电路。 综上所述，此电路是具有自启动功能的同步五进制加法计数器。 2. 任意（N）进制计数器 以集成同步计数器74LS161为例，可采用不同方法构成任意（N）进制计数器。 P93 1） 直接清零法 直接清零法是利用芯片的复位端