数字逻辑与数字系统3-2.ppt

数字逻辑与数字系统 湖南科技大学计算机科学与工程学院 主讲：余庆春 Email：fishhead_516@126.com 第三章 逻辑门 本章内容： 逻辑门电路概述 逻辑门电路概述 TTL集成门电路 TTL集成门电路 TTL集成门电路 TTL集成门电路 例：某TTL门电路，最大灌入电流IOL=10mA, 最大 拉出电流IOH=1mA, 输入低电平电流IIL≤1.0mA, 输入高电平电流IIH≤80μA。求该门电路的扇出 系数。 解：输出为高电平时的扇出系数： 输出为低电平时的扇出系数： 所以该门电路的扇出系数为10。 输入端负载特性 由于三极管存在开关时间，元、器件及连线存在一定的寄生电容，因此输入矩形脉冲时，输出脉冲将延迟一定时间。 输入信号 UOm 0.5 UOm 0.5 UIm UIm 输出信号 输入电压波形下降沿 0.5 UIm 处到输出电压上升沿 0.5 Uom处间隔的时间称截止延迟时间 tPLH。 输入电压波形上升沿 0.5 UIm 处到输出电压下降沿 0.5 Uom处间隔的时间称导通延迟时间 tPHL。 平均传输延迟时间 tpd tPHL tPLH 　 tpd 越小，则门电路开关速度越高，工作频率越高。 0.5 UIm 0.5 UOm 传输时间延迟 一、 问题的提出 标准TTL与非门进行与运算: A B E F C D G 1 A B E F C D G 能否“线与”？ （Open Collector) 集电极开路门（OC门） 3.2 TTL逻辑门电路 +5V R4 R2 T3 T4 T5 R3 TTL与非门的输出电阻很低。这时，直接线与会使电流 i 剧烈增加。 i? 功耗? T4热击穿 UOL ? 与非门2： ?不允许直接“线与” 与非门1 截止 与非门2 导通 UOH UOL 与非门1： i +5V R4 R2 T3 T4 T5 R3 问题：TTL与非门能否直接线与？ RL UCC 集电极悬空 +5V F R2 R1 3k T2 R3 T1 T5 b1 c1 A B C 应用时输出端要接一上拉负载电阻 RL 。 特点：RL 和UCC 可以外接,只要RL的数值选择得当，就能做到既保证输出高、低电平符合要求，又能做到输出级三级管不过载。 F = ABC 集电极开路门（OC门） OC门 F 相当于与门作用。 因为 Y1、Y2 中有低电 平时，Y 为低电平；只有 Y1、Y2 均为高电平时，Y 才为高电平，故 Y = Y1 · Y2。 实现线与 　　两个或多个 OC 门的输出端直接相连，相当于将这些输出信号相与，称为线与。 Y 集电极开路门（OC门） 外接负载电阻RL的计算 集电极开路门（OC门） IOH IIH 湖南科技大学计算机科学与工程学院 二极管、三极管的开关特性 分立元件门电路 CMOS集成逻辑门的特点与应用 TTL集成逻辑门的特点与应用 集成逻辑门使用中应注意的问题 3.1.5 分立元件逻辑门电路举例 逻辑门电路：是用以实现逻辑运算的电子电路，与已经讲过的逻辑运算相对应。常用的门电路在逻辑功能上有与门、或门、非门、与非门、或非门、与或非门、异或门等。 　　分立元件门电路和集成门电路—— 分立元件门电路：用分立的元件和导线连接起 来构成的门电路。简单、经济、功耗低，负载差。 集成门电路：把构成门电路的元器件和连线都 制作在一块半导体芯片上，再封装起来，便构成了集成门 电路。现在使用最多的是CMOS和TTL集成门电路。 3.1.5 分立元件逻辑门电路举例 正逻辑：高电平表示逻辑1、低电平表示逻辑0。 负逻辑：高电平表示逻辑0、低电平表示逻辑1。 获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态。 通常使用正逻辑 注意：高电平和低电平为某规定范围的电位值，而非一固定值。 3.1.5 分立元件逻辑门电路举例 基本逻辑门电路 正向 导通区 反向 截止区 反向 击穿区 0.5 0.7 /mA /V 0 硅二极管伏安特性 (1) 外加正向电压(正偏) 二极管导通(相当于开关闭合) (2) 外加反向电压(反偏) 二极管截止(相当于开关断开) - A K + 3.1.5 分立元件逻辑门电路举例 基本逻辑门电路 1. 二极管与门 F UA UB A B VCC (+12V) 逻辑变量 R1 (3.9KΩ) A、B为输入信号: +3V或0V F 为输出信号 VCC＝+12V A B F 0V 0V 0.7V 0V 3V 0.7V 3V 0V 0.7V