VerilogHDL与CPLDFPGA设计复习.ppt

《VerilogHDL与CPLD/FPGA设计》 复习 第1章 概述 1、EDA技术最终目标是什么？ 2、通过EDA技术实现ASIC的3种途径是什么？ 3、目前最常用的HDL主要有哪几种？ 4、什么是电子设计中的综合？有几种类型？ 5、自顶向下设计方法在EDA技术中的重要意义？ 6、EDA的优势是什么？ 第2章 EDA设计流程及其工具 1.CPLD\FPGA开发流程有哪些？ 2.ASIC有哪几类？ 3.按照版图结构及制造方法，ASIC设计方法分为哪几类？ 4、什么是IP核？分为哪几类？ 第3章 FPGA\CPLD结构与应用 1、可编程器件分为哪几类？ 2、OLMC有何功能？ 3、CPLD由哪几部分组成？ 4、CycloneIII器件主要由哪些模块组成？ 5、FPGA中的嵌入阵列块Embedded Array Block（EAB） 的作用是什么？ 6、JTAG技术有何优势? 7、解释编程与配置的概念 第4章 VerilogHDL设计初步 1、VerilogHDL模块格式 2、端口模式(类型)：input,output,inout 3、begin…end 4、case…endcase 5、四种逻辑：1、0、z、x 6、拼接操作：{} 7、常数表示 8、位操作、等式操作 9、过程语言：always @ 10、连续赋值语句：assign 11、reg、wire 12、if…else 13、阻塞赋值、非阻塞赋值 14、条件操作符 ？： 15、算术操作符：+,-,*,/,% 16、什么是元件例化？元件例化的传递参数的方法有哪两类？（位置关联法、端口关联法） 17、Verilog的敏感信号分类： 1）边沿触发敏感信号：psedge ,negedge 2）电平触发敏感信号： 18、不等式操作符：,,=,= 第5章 Quartus II应用初步 1、Quartus建立设计系统的步骤 建立文件夹 建立工程 建立设计 编译设置 编译 仿真 引脚锁定 再编译 下载 2、原理图设计输入 层次化设计 第6章 VerilogHDL设计进阶 1、阻塞与非阻塞赋值 2、移位操作：,,, 3.parameter 4.integer 5.for,repeat,while,forever 6.if语句 7.三态电路设计 8.分频电路设计方法 9.VerilogHDL设计方法（建模方法） 行为级、数据流（RTL）、结构 第7章 宏功能模块与IP核 1.掌握宏功能模块的使用 第8章 VerilogHDL有限状态机设计 1.为什么要使用有限状态机？ 2.有限状态机分类 3.一般有限状态机结构包含哪几部分？ 4.状态机中非法状态的处理方法 5、数字系统中毛刺的排除方法 第9章 VerilogHDL基本要素与语句 1.常量，变量 2.整数、实数、字符串 3.net,register,存储器 4.九类操作符 5.过程语句： initial, always 6.连续赋值语句 assign 7.循环语句 for, while,repeat,forever 8.条件语句：if…else,case…endcase 9.任务和函数：task…endtask, function…endfunction 10.基本元件： 26个门元件 6个多输入门：and,nand,or,nor,xor,xnor 2个多输出门：buf, not 4个三态门：bufif1,bufif0,notif1,notif0 14个开关元件 nmos,pmos,rnmos,rpmos, cmos,rcmos, tran,rtran, tranif1,tranif0,rtranif1,rtranif0 pullup,pulldown * *