第5章时序电路的基本单元-触发器概要.ppt

在时钟脉冲的上升沿将D输入端的数据可靠的置入。 在上升沿过后的时钟脉冲期间内，D输入值可以随意改变，触发器的输出状态仍以时钟脉冲上升沿时所采样的值为准。 通常被称为边沿触发的触发器，可以用来构成移位寄存器、计数器等。 工作时间图 维阻D触发器的逻辑符号、次态真值表及次态卡诺图如图5.11所示。 图5.11 D触发器的三种表示形式 由次态卡诺图可得维阻D触发器的次态方程为： Qn+1 = D 在图5.11(a) 所示D触发器的逻辑符号中，R、S为异步直接置0、置1端，其输入端的小圆圈表示低电平有效； C1为时钟CP输入端，C1中的C是控制关联标记，C1表示受其影响的输入是以数字1标记的数据输入，如1D、1J、1K等； C1端所加的动态符号“”表示边沿触发，该触发信号端未带小圆圈表示上升沿触发。 5.4 主从JK触发器 主从结构的JK触发器是另一种被广泛使用的触发器类型。 5.4.1 主从触发器 构成： 由两个钟控RS触发器构成； 加在主触发器上的时钟脉冲 CP经反相后再加到从触发器上去。 1 G1 G2 G3 G4 G5 G6 G7 G8 CP S R G5-G8门组成主触发器； G1-G4门组成从触发器。 1 G1 G2 G3 G4 G5 G6 G7 G8 CP S R 从触发器 主触发器 Q ， Q ， Q Q CP G7 G8 G3、G4 工 作 情 况 CP=1 CP=0 打 开 封 锁 封 锁 打 开 主触发器工作从触发器保持 从触发器工作 主触发器保持 2、工作原理 Q’的状态根据R、S端的触发情况改变 Q = Q’ 注意：在CP的一个变化周期中，触发器输出状态只改变一次。 在 CP=1期间，主触发器随 R、S端状态的改变而多次改变，但在CP下降沿到来时，从触发器最多只能改变一次。 动作特点： 主从触发器的工作特点： 在CP脉冲期间，主触发器接收输入信号并把它暂存起来。 在此期间从触发器被~CP=0所封锁，保持原来状态不变。 只有在CP脉冲的后沿出现后，从触发器才依据主触发器的输出状态而被置成相应的状态。也就是说就整个触发器而言，其输出状态在CP脉冲期间是不会发生变化的。 可以构成移位寄存器或计数器等逻辑部件。 5.4.2 JK触发器 对于钟控RS触发器，对输入R和S有一个明确的限制，即R和S不能同时为1，否则输出状态将不确定。 在钟控RS触发器的基础上加两条 交叉反馈线，并将原来的S改成J, 将R改成K表示，故称JK触发器。 对于J＝0,K＝0；J＝0,K＝1； J＝1,K＝0，其逻辑功能与 钟控RS触发器完全相同。 对于J=1,K=1：由于两条交叉 反馈线的引导作用，使触发器在 CP脉冲的作用下一定翻转，即：Qn+1 = Q* 。 5.4.3 主从JK触发器 主从RS触发器的缺点： 使用时有约束条件 RS=0 1．电路结构 为此，将触发器的两个互补的输出端信号通过两根反馈线分别引到输入端的G7、G8门，这样，就构成了JK触发器。 2．工作原理 1 1 0 1 0 1 1 0 1 0 1 0 1 1 0 1 1 0 J CP Q ?Q K Qn ?Qn JK触发器 RS主从触发器 S R 2．工作原理 Qn+1 J K 功能 Qn JK触发器 功能表 0 1 0 1 输出状态同J状态 0 0 0 1 1 0 1 0 输出状态同J状态 1 1 0 1 1 1 1 1 0 1 1 0 0 0 0 0 保持 0 1 0 1 Qn=Qn 1 1 0 1 0 1 1 0 1 0 1 0 1 1 0 1 1 0 3．主从JK触发器逻辑功能的表示方法 (1）功能表： （2）特性方程： Qn+1 J K 功能 Qn JK触发器 功能表 0 1 0 1 输出状态同J状态 0 0 0 1 1 0 1 0 输出状态同J状态 1 1 0 1 1 1 1 1 0 1 1 0 0 0 0 0 保持 0 1 0 1 Qn=Qn 在图5.15(a) 所示的主从触发器的逻辑符号中，R和S为异步直接置0、置1端，其输入端的小圆圈表示低电平有效。 C1的含义与前面的D触发器中C1的含义类似，其输入端的小圆圈表示在CP脉冲的上升沿出现后将输入数据接收并暂存在主触发器中，在CP脉冲的下降沿