SOPC_Nios II体系结构.ppt

Nios II体系结构 主要内容 NiosⅡ结构 Avalon总线 NiosⅡ编程模型 5.1 NiosⅡ结构 NiosⅡ结构 Nios II是一种32位软核(Soft-Core)处理器。 所谓软核，是指未被固化在硅片上，使用时需要借助EDA软件对其进行配置并下载到可编程芯片(比如FPGA)中的IP核。软核最大的特点就是可由用户按需要进行配置。 Nios II软核处理器简介 Nios II 处理器系列包括三种内核 5.1.1 Nios II处理器结构 5.1.1 Nios II处理器结构 5.1.1 Nios II处理器结构 5.1.1 Nios II处理器结构 5.1.2 Nios II的寄存器文件 Nios II的通用寄存器 尽管硬件对寄存器的用法几乎没有规定，但是它们在实际使用过程中还是遵循一些约定俗成的惯例。如果想使用他人的子程序，编译器或操作系统，最好还是遵守这些惯例。 我们通过下面的通用寄存器一览表来了解Nios II的32个通用寄存器。 5.1.2 Nios II的寄存器文件 Nios II的控制寄存器 Nios II的控制寄存器共有6个，它们的读/写访问只能在超级用户态(Supervisor Model)由专用的控制寄存器读/写指令(rdctl和wrctl)实现。 通过控制寄存器一览表，来了解控制寄存器各位的意义。 5.1.3 算术逻辑单元(ALU) 5.1.4 复位信号 5.1.4 复位信号 5.1.4 复位信号 以下部件的状态在复位后是不确定的： 通用寄存器(除zero(r0)：总是存放0值)； 控制寄存器(除status(ct10),被置为0x0)； 指令和数据存储器。 Cache(除与复位地址关联的指令Cache); 与CPU相连的各外设，各外设复位后的状态要具体参考各外设的手册； 用户指令逻辑在复位后的状态要参看用户指令逻辑的手册或说明。 5.2 Avalon总线 5.2.1 Avalon总线 需要自己设计外设的用户，就需要了解Avalon接口知识。 NiosⅡ通过Avalon总线与外界进行数据交换。 5.2.1 Avalon总线 Avalon交换式总线是由Altera开发的一种专用的内部连线技术。 在SOPC Builder中，每当一个新的组件被添加，就会有一个新的、最佳的Avalon交换式总线被自动生成。 5.2.1 Avalon总线 Avalon交换式总线定义的内联线策略使得任何一个总线上的主外设都可以与任何一个从外设沟通。 传统总线结构 传统总线结构中，总线仲裁器控制主机和从机之间的通信。 当总线上有冲突时，总线仲裁器根据固定的仲裁规则分配总线资源给某个主机。 每次只有一个主机能够接入总线，因此会导致带宽瓶颈。 5.2.2 Avalon交换结构 Avalon交换结构能进行多路数据同时处理，提高了系统带宽，消除了带宽瓶颈； Avalon交换结构，每个总线主机均有自己的专用互联，总线主机只需抢占共享从机，而不是总线。 5.2.2 Avalon交换结构 Avalon交换结构是SOPC设计中外设之间通信的主要信道，由各种控制、数据和地址信号以及仲裁逻辑组成，将系统的各外设连接起来。 Avalon交换结构是一种可配置的总线结构，随着用户的不同互连需求而改变；他是由SOPC Builder自动生成的。 Avalon交换结构支持不同数据宽度的片内及片外外设，并且这些外设可以工作在不同时钟频率，也可以有多个Avalon接口。 5.2.2 Avalon交换结构图 5.2.3 Avalon外设 一个典型系统包含多个功能模块，这些功能模块在带Avalon接口的系统被称为Avalon外设。 Avalon外设包括存储器和处理器，还包括如PIO、UART、定时器等传统的外设。 任何用户自定义逻辑只要提供了连接到Avalon交换结构的信号（如地址、数据和控制信号），就成为Avalon外设。 5.2.3 Avalon外设 Avalon外设在SOPC Builder生成系统时连接到Avalon交换结构为其分配的特定端口上。 除了Avalon信号外，外设还可以拥有自定义的端口信号，用于连接系统模块外的用户自定义逻辑。 5.2.3 Avalon外设 Avalon外设可以分为两类： Master：主外设，能够发起总线传输； Slave ：从外设，只能被动的响应总线传输。 Avalon端口和信号也可以分为Master和Slave两类。 5.2.4 Avalon信号 Avalon接口定义了一组信号类型(片选、读/写使能、地址、数据等)，用于描述主/从外设上基于地址的读/写接口。 Avalon接口信号是可配置的，即外设可以使用一小组信号来支持简单的传输类型，也可以使用完整的信号来支持复杂的传输类型。如ROM接口可能只需要地址、