multisim 抢答器.pdf

山东大学威海分校 智力竞赛抢答器 Multisim 课程实验报告 Lee 2010 年7 月7 日 目录 目录 1 实验内容 2 实验要求 2 实现的功能 2 设计方案 3 抢答鉴别模块3 抢答计时模块4 抢答计分模块5 总电路原理图 6 实验结果 6 总结 8 实验内容 设计实现一个可容纳四组参赛者的数字智力竞赛抢答器。 实验要求 每组设置一个抢答按钮供抢答者使用；电路具有第一抢答信号的鉴别和锁存功能。在此基 础上再增加计分电路和犯规电路。 实现的功能 1. 抢答器同时供4 名选手比赛，分别用4 个按键J2 ~ J5 表示 （MULTISIM 中的值分别为 A,B,C,D）。 2. 设置一个系统清除和抢答控制开关J1 （MULTISIM 中的值为SPACE），该开关由主持人控 制。 3. 抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在 LED 数码管和 LED 灯上显示，选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为 止。 4．抢答器具有倒计时功能。即选手按动按钮后，自动启动60 秒倒计时，超出时间后数码 管保持00 状态并伴有持续报警直到主持人复位为止。 5. 抢答器具有计分功能。由主持人控制，触动单触开关自动为相应选手加分。 设计方案 可将整个系统分为三个主要模块：抢答鉴别模块QDJB；抢答计时模块JSQ；抢答计分模块 JFQ。整个系统的组成框图如图所示。 CLR ALED A 抢答 BLED B 鉴别 CLED 组别显 C 电路 DLED 示译码 组别显示 D 电路 SCOREA ADD 计分 SCOREB 电路 SCOREC LOAD SCORED L1 计时 L0 电路 计时显 JSXS1 CLK 示译码 JSXS0 EN 电路 智力竞赛抢答器系统框图 抢答鉴别模块 当主持人控制开关J1置于清零端 时，RS 触发器的R 非端均为０，４个触 发器（此处为74ls279）输出全部置０， 使译码器74LS48 的BI 的非 ＝０，显示 器灯灭；74LS148 的选通输入端ST 的非 =0，使之处于工作状态，此时锁存电路 不工作。当主持人把开关J1 置于开始 时，优先编码器和锁存电路同时处于工 作状态，即抢答器处于等待工作状态， 等待输入端的信号输入，当有选手将键 按下时（如按下 J3），74LS148 的输出 Y2Y1Y0 的非=110，YEX 的非=0，经RS 锁存后，CTR=1，BI 的非=1，74LS279 处于工作状态，Q4Q3Q2 =010,74LS48 处于工作状态，经74LS148 译码后，显示器显示为2。此外，CTR=1，使74LS148 的ST 的非为高电平，74LS148 处于禁止工作状态，封锁其他按键的输入。当按键松开即按下 时，74LS148 的YEX 的非为高电平， 但由于CTR