数字钟毕业论.doc

1 引言 现代社会电子产品更新换代的速度越来越快，传统的自下而上的设计方法越来越适应不了这种挑战。随着可编程逻辑器件集成规模的迅速扩大，自身功能的不断完善，以及计算机辅助设计技术的不断发展，在现代电子系统设计领域，EDA（Electronic Design Automation）技术便引起了人们的极大关注。EDA技术就是一种以计算机为工具，在EDA软件平台上，根据硬件描述语言HDL（hardware Description Language）完成的设计文件、自动地完成逻辑编译、化简、分割、综合及优化、布局布线、仿真。直至对特定目标芯片的适配编译、逻辑映射和编程下载等工作。设计者的工作仅限于利用软件的方式完成对系统硬件功能的描述。本设计利用MULTISIM2001对数字钟进行仿真。? 随着电子技术的发展，大规模、超大规模集成电路设计技术和制造工艺的进一步提高，特别是EDA技术地不断发展和完善，为数字钟的研究和设计提供了一个广阔的平台。出现了多种数字钟。它们不仅具有时、分、秒显示，手动校时、校分以及整点报时等功能，而且有测试温度、电网频率、电压等功能。譬如用单片机制作的多功能数字钟，在低功耗下具有实时时钟功能，并且让掉电保护电流降低到仅仅只有 5～6uA。 时钟， 自从它发明的那天起，就成为人类的朋友，但随着时间的推移，人们对它的功能又提出了新的要求。 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟除了传统的显示时间功能之外还可以测试温度、电网频率、电压、并提供了过压报警、非接触止闹等功能。它从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。 数字钟由晶体振荡器电路、分频器电路、时间计数器电路、译码驱动电路、数码管构成。其工作原理是：振荡器产生的稳定的高频脉冲信号，作为数字钟的时间基准，再经分频器输出标准脉冲。秒计数器计满60后向分计数器进位，分计数器计满60后向小时计数器进位，小时计数器按照“12翻1”规律计数。计数器的输出经译码器送显示器。计时出现误差时可以用校时电路进行校时、校分、校秒。扩张电路必须在主体电路正常运行的情况下才能进行功能扩展。 2 数字钟的基本组成及工作原理 2.1数字钟的构成 数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。 数码管 显示 数码管 显示 数码管 显示 数码管 显示 数码管 显示 数码管 显示 译码驱动 译码驱动 译码驱动 译码驱动 译码驱动 译码驱动 时十位 计数 时个位 计数 分十位 计数 分个位 计数 秒十位 计数 秒个位 计数 校时控制电路 校分控制电路 晶体振荡器电路 分频器电路 2HZ 分频器电路 1HZ 2-1 数字钟的组成框图 2.1.1 晶体振荡器电路　　 振荡器是数字钟的核心，振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。一般来说，振荡器的频率越高，计时精度越高。晶体振荡器电路常取晶振的频率为32768HZ的方波信号，可保证数字钟的走时准确及稳定。因其内部有15级2分频集成电路，所以输出端正好可得到1HZ的标准脉冲。 2.1.2 分频器电路　　 分频器的功能主要有两个：一是产生标准秒脉冲信号；二是提供功能扩展电路所需要的信号，如电台报时用的1KHZ的高音频信号和500HZ的低音频信号等。选用3片中规模集成电路计数器74LS90可以完成上述功能。因每片为1/10分频，3片级联则可获得所需要的频率信号，即第1片的Q端输出频率为500HZ，第2片的Q端输出频率为10HZ，第3片的Q端输出频率为1HZ。 2.1.3 时间计数器电路　　 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成。其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，其计数规律为00—01------58—59—00—，选74LS92作十位计数器，74LS90作个位计数器，再将它们级联组成模数M=60的计数器。而根据设计要求，时个位和时十位计数器为12进制计数器。即当数字钟运行到12时59分59秒时，秒的个位计数器再输入一个脉冲时，数字钟应自动显示为01时00分00秒，实现日常生活习惯的计时规律。 2.1.4 译码驱动电路 译码驱动电路将计数器输出的8421B