w6.4计数器 2011 .ppt

. Cr LD D C B A CPU CPD QD QC QB QA 1 d d d d d d d 0 0 0 0 0 0 D C B A d d D C B A 0 1 d d d d 1 加计数 0 1 d d d d 1 减计数 例1 : 用74LS193利用反馈归零法构成十进制加法计数器 0000 0001 0010 0011 0100 1010 1001 1000 0111 0110 0101 例2 : 用74LS193利用预置数法构成模12减法计数器 . * * * 6.4 集 成 计 数 器 集成计数器具有功能较完善、通用性强、功耗低、工作速率高且可以自扩展等许多优点，因而得到广泛应用。 目前由TTL和CMOS电路构成的MSI计数器都有许多品种， 表中列出了几种常用TTL型MSI计数器的型号及工作特点。 常用TTL型MSI计数器 1. 同步集成计数器74LS161 74LS161是模24(四位二进制)同步计数器，具有计数、保持、 预置、清0功能，其逻辑电路及传统逻辑符号分别如下图 (a)、 (b)所示。它由四个JK触发器和一些控制门组成，QD、QC、QB、QA 是计数输出，QD 为最高位。 OC为进位输出端，OC=QDQCQBQAT，仅当T=1且计数状态为1111时，OC才变高，并产生进位信号。 6.4.1 二进制计数器 74LS161计数器 逻辑图； (b) 传统逻辑符号 计数器计数时：Cr=LD=1， PT=1，在CP作用下计数器正常计数，低位为全1时翻转，否则保持。当P、T中有一个为低时，各触发器J、K为0，计数器处于保持状态。 CP为计数脉冲输入端，上升沿有效。 Cr为异步清0端，低电平有效，只要Cr=0，立即有QDQCQBQA=0000，与CP无关。 LD为同步预置端，低电平有效，当Cr=1，LD=0，在CP上升沿来到时，才能将预置输入端D、C、B、A的数据送至输出端，即QDQCQBQA=DCBA。 P、T为计数器允许控制端，高电平有效，只有当Cr=LD=1， PT=1，在CP作用下计数器才能正常计数。当P、T中有一个为低时，各触发器的J、K端均为0，从而使计数器处于保持状态。P、T的区别是T影响进位输出OC，而P则不影响OC。 74LS161功能表 1 8 9 16 74LS193 A B VCC QB QA QC QD CPD CPU QCB QCC Cr LD C D 2. 四位二进制同步可异计数器74LS193 Cr : 清0 LD : 预置数控制 QCC :进位输出 QCB :借位输出 D、C、B、A :预置数输入 CPU : 加计数脉冲输入 CPD : 减计数脉冲输入 功能表 : 74LS193型四位二进制可逆计数器逻辑图 QA T R S ?1 T R S ?1 T R S ?1 T R S QB QC QD ?1 ?1 ?1 ?1 1 1 1 1 CPU CPD Cr LD A B C D ?1 1 QCB QCC Cr CPU CPD D C B A LD QD QC QB QA QCC QCB 74LS193 CP 1 1 Cr CPU CPD D C B A LD QD QC QB QA QCC QCB 74LS193 ?1 1 CP 1 1 1 1 0 初态设置 LD 1111 1110 1101 1100 1011 1010 1001 1000 0111 0110 0101 0100 0011 1. 同步十进制加法计数器74LS160 同步十进法计数器74LS160与同步二进制加法计数器74LS161（也即同步十六进制加法计数器）基本相同。异步置零，异步预置和保持功能与74LS161是完全相同的，只是计数规律有所差别。 6.4.2 十进制计数器 J C R K ≥1 CP D0 D1 D2