cmos集成电路工艺技术.ppt

集成电路工艺技术讲座第十讲 CMOS集成电路 工艺技术 内容 （一）CMOS工艺概述 （二）2um P阱硅栅CMOS IC工艺流程 （三）先进CMOS IC工艺 （四）BiCMOS （五）功率MOSFET （六）BCD （一）CMOS工艺概述 MOSFET的开启电压 CMOS倒相器 CMOS结构中的阱 LOCOS技术 MOSFET基本方程 线性区和饱和区 VD很小时 VD (VG- Vt） ID＝ （Z/L） ?Co{(VG- Vt） VD 其中 Vt= ? 2?qNa（2 ?B ）/Co ＋ 2 ?B VD增加到夹断点时 IDsat＝ （Z/2L） ?Co{(VG- Vt）2 MOSFET种类 N沟道增强型1 N沟道耗尽型2 P沟道增强型3 P沟道耗尽型4 阈值电压控制 Vt＝VFB＋ 2 ?B ＋ ? 2?qNa（2 ?B ＋VBS）/Co 衬底或沟道区掺杂 栅极材料 氧化层电荷（钠离子沾污） 氧化层厚度 衬底偏压 阈值电压控制 场区寄生MOSFET的开启电压 CMOS倒相器基本结构 CMOS结构中的阱 阱的掺杂浓度比衬底高几个数量级，所以衬底浓度不确定性不影响阱浓度。 三类阱：P阱，N阱，双阱 阱浓度决定源漏穿通 阱深度Xjw Xjs+W1+W2 CMOS结构中的阱 LOCOS技术 LOCOS技术 基底氧化 1050℃ 500±50A LPCVD氮化硅 1400±100A 有源区光刻 氮化硅干法刻蚀 去除基底氧化层 P阱场区注入 BF2+ 40Kev 4E13 cm-2 场氧化950℃， 9小时wetO2+10 分O2 10500±500A .漂SiON .去除氮化硅 .漂基底氧化层 LOCOS 鸟嘴 CMOS 工艺要求更高清洁度 高集成度要求微小漏电流 　特别要控制重金属杂质含量 开启电压要求严格控制 　特别要控制碱金属离子沾污 （二）2um P阱硅栅　　CMOS IC工艺流程 2um P阱 CMOS SPEC Vtn 0,75?0.15V Vtp -0,75?0.15V BVds 12V R (p-well) 2.5k?/sq Ids 1nA Vtfn 17v Vtfp 24V CMOS IC工艺流程(1) 形成P 阱 1180C 8.5hr Xjw=7um CMOS IC工艺流程(2) LOCOS CMOS IC工艺流程(3) 栅氧化 450A CMOS IC工艺流程(4) Poly Si 淀积 LPCVD 4500A 掺磷 10?/sq CMOS IC工艺流程(5) 光刻Poly Si 控制CD CMOS IC工艺流程(6) P-ch 光刻，注入 CMOS IC工艺流程(7) N-ch 光刻，注入 CMOS IC工艺流程(8) CVD 2000A SiO2+7000A BPSG CMOS IC工艺流程(9) 接触孔 CMOS IC工艺流程(10) 金属连线 AlSi 1um （三）先进CMOS IC工艺 先进CMOS IC工艺 沟槽隔离技术 热电子效应和漏极工程 沟道区掺杂 栅极技术 源漏浅结技术和硅化物 抑制Latch up效应 沟槽隔离技术(1) 沟槽隔离技术(2) 热电子效应和漏极工程(1) 热电子效应和漏极工程(2) 最大电场 Emax＝(Vds-Vsat) / I L=0.5um， tox＝125A xj＝0.2um Vt=0.7V Vds=5V Emax＝3.6x105V/cm Vds=3V Emax＝2.3x105V/cm 热电子效应和漏极工程(3)(DDD) 热电子效应和漏极工程(4)(LDD) LDD工艺流程 (1) LDD工艺流程 (2) LDD工艺流程 (3) MOSFET模拟－杂质分布 短沟道效应和沟道区掺杂 栅极技术 源漏浅结技术和硅化物 (1) 源漏浅结技术和硅化物 (2) 源漏浅结技术和硅化物 (3) Latch up效应 避免Latch up效应的对策 ?ver ?hor1 ?=DBNELE/DENBW 增加基区宽度（即NMOS与PMOS间距，阱的深度） 增加基区掺杂（即增加衬底和阱的浓度） 逆向阱 低阻衬底高阻外延 深槽隔离 高能注入形成逆向阱 （四）BiCMOS工艺技术 BiCMOS工艺技术 CMOS优势 　低功耗，噪声容限，封装密度 双极型优势 　开关速度，电流驱动能力，模拟电路 BiCMOS综