[四年级数学]VHDL语法教程.ppt

VHDL语法教程 东北师范大学 2010,8,28 VHDL: Very high speed integrated Circuit Hardware Description Language ) 1980s由the United States Department of Defense美国国防部(DOD)制定，目的是以文字化方法描述电子电路与系统,以作为各合同商之间提交复杂电路设计文档的一种标准方案资助, 1987年被采纳为IEEE 1076标准,产生了第一版VHDL 87,1993年修改为IEEE1164标准(针对多值逻辑系统，1996年，IEEE又将电路合成的标准程序与规格加入到VHDL语言中，称为1076.3标准。之后，又有1076.4标准和1076.6标准。 IEEE: Institute of Electrical and Electronics Engineers VHDL设计思想（1）VHSIC Hardware Description Language 设计使用硬件描述语言HDL描述出硬件的结构和硬件的行为,用设计工具将这些描述综合映射成与半导体工艺有关的硬件工艺文件,半导体器件FPGA则是这些硬件工艺文件的载体,配置不同的工艺文件时,这个器件便具有了相应的功能. 以HDL语言表达设计意图,FPGA、CPLD、ASIC作为硬件载体,计算机为设计开发工具， EDA软件为开发环境的现代化设计方法日趋成熟 VHDL设计思想（2） 是一个标准的、独立于技术和客户的语言，因此，具有可移植性(Portable)和重用性(Reusable)。 是一个面向仿真和综合的语言，但是虽然所有的语句都可以仿真(Simulatable)，但并不是所有的语句都可以综合(synthesizable)。 实体与结构体 Port Modes A port’s MODE indicates the direction that data is transferred: IN :Data goes into the entity only OUT:Data goes out of the entity only (and is not used internally) INOUT: Data is bi-directional (goes into and out of the entity) BUFFER: Data that goes out of the entity and is also fed-back internally IEEE 1076 标准中定义的Types(1) 实体中每个端口都有类型(Type). BIT – 只有 ‘0’或 ‘1’两种取值 BIT_VECTOR – bit信号的组合 INTEGER: 用作循环的指针或常数，通常不用于I/O信号 例如： SIGNAL count :integer range 0 to 255 count = count + 1 BOOLEAN 只有 ‘TRUE’ 或 ‘FALSE’两种取值 ENUMERATED 用户定义数据类型 TYPE traffic_light IS (red, yellow, green); IEEE 1164标准中的类据类型(1) 解决了BIT类型的局限性 定义了9种逻辑值 当需要多值系统时,用STD_LOGIC 和STD_LOGIC_VECTOR 取代了 BIT 和 BIT_VECTOR . 要使用多值数据类型,需要在程序中加入: LIBRARY ieee; USE ieee.std_logic_1164.ALL; IEEE-1164 标准中的数据类型(2) STD_LOGIC and STD_LOGIC_VECTOR 成为数字设计中的工业标准 9种逻辑值都可用于VHDL仿真,但只有5种可用于综合: ‘0’ -- Hard ‘0’ ‘1’ -- Hard ‘1’ ‘Z’ -- High Impedance ‘X’ -- Hard Unknown ‘-’ -- Don’t care 9种标准逻辑类型 总结:VHDL中的数据类型 数据类型: 预定义数据类型(Pre_defined Data Types) 用户自定义数据类型(User_defined Data Types) 其中预定义数据类型是指在VHDL标准中已经定义了,用户通过调用定义该数据类型的库(Library)和包(Package),就可以使用该数据类型. 预定义数据类型 Std.standard: 定义了 BIT, BOOLEAN, INTEGER和RE