数电课设加法运算器.doc

1 设计任务描述 1.1 设计题目：加法运算电路 1.2 设计要求 1.2.1 设计目的： (1) 掌握加法运算电路的构成、原理与设计方法； (2) 熟悉集成电路的使用方法。 1.2.2 基本要求 (1) 设计被加数寄存器A和加数寄存器B单元； (2) 设计全加器工作单元; (3) 能进行四位二进制数的加法运算电路。 1.2.3 发挥部分 (1) 用数码管以十进制形式显示最后运算结果； (2) 考虑有进位的显示情况。 (3) 能进行四位二进制数的减法运算电路。 2 设计思路 首先，要有加数和被加数或减数和被减数的输入，这样我们需要4个寄存器运用双掷开关控制高低电平来输入数据。然后需要运用一个非门使加法部分和减法部分输入不同的CP信号来控制加减法的不同步骤操作。之后就是加减法的实现。 加法运算的实现： 输入数据后会有2个二进制数输入，我们让数据经过加法器，加数和输出，但可能有进位，所以我们需要和数据通过加6补偿器来消除进制。加数和进过几个加6补偿后，和会输出来送给一个译码器,再用一个数码管来显示字型,但这当中有可能和是一个大于9的数,数码显示管不能显示.因此,我们需要一个比较器用来比较和与9的大小,如果是小于9的数则直接显示其译码;如果比较结果显示和是一个大于9的数,则我们需要一个电路来调节和使其变成一个小于等于9的数可以用数码管显示.我们可以考虑用加6补偿的方法来得到一个小于等于9的数,但要注意这时多引进一个进位.但是这时又引进一个新的问题:到底需要几个加6补偿电路?我们知道两个最大的4位二进制数相加,转换成十进制数就是15加上15,和为30.我们就可以知道最大有3个进位,也就是需要3个加6补偿电路.其次,我们需要检测进位信号,是否有进位信号,有则有几个,可以用什么来显示.我们可以考虑多种方法.上文我们知道最多有3个进位信号,因此,可以相当于两个数相加,再来一个来自低位的进位,则可以用一个全加器来检测进位信号;或者是用一个计数器,把进位信号相当于CP信号,用计数器来累计有几个进位信号;再就是可以用译码器来使电路输出进位信号.然后运用数码管来显示进位信号。 减法运算的实现： 输入数据后有2个二进制数输入，我们让其中一个寄存器输出的二进制数分别经过非门，然后和另外输出地二进制数一起经过一个加法器，这个加法器的低位进位端CO接1以实现，原码的转换成补码后加1过程，之后我们会发现如果A=B的话这个数会有进位情况由C4会输出进位，由A-B=A+B(补)+1-2^n可知我们的输出还需要减去2^n。也就是将C4进行非的运算。但当AB时差数会输出为0，减去2^n后会出现借位情况，这样我们就需要将差数再求补码过程也就是运用异或门来得到求出真正的差数。所以我们还需要一个加法器如果AB，差数会直接输出但A,B则必须经过异或门求补码后才能通过。差数也有大于9的情况这样我们可以根据加法运算来实现差数个十位的显示。 最后,我们要考虑运算结束以后,需要把寄存器清0,才能再输入两个数,如果,使用计数器来检测进位信号,则也需要清0,否则进位信号要一直累计下去. 3 设计方框图 4 各部分电路设计及参数计算 4.1加减法运算电路的主体部分: 该部分就是该电路的主体部分,在这部分当中,先用开关控制两个不同的4位二进制数,送给两个寄存器,再把这两个数送给加法器进行4位二进制的加减法运算,之后加法运算经过了该电路需要的3个加6补偿电路部分,在次当中输出进位信号.在显示之前需要与9作比较的比较电路,之后用数码显示管来显示其加法结果的个位数字.减法部分需要经过1个加6补偿电路部分，在次当中输出进位信号.在显示之前需要与9作比较的比较电路，之后用数码显示管显示其减法结果的个位数字。 在主体部分,包括了寄存电路,加法运算电路,与9比较运算电路,加6补偿电路,译码电路,555定时器，及其译码显示这几个部分. 4.1.1寄存电路: 在这个部分中用8个双掷开关的闭和与关断,来控制输入的两个不同的4位二进制数,通过一个双掷开关控制加减法的选择，之后送给寄存到寄存器74HC194中,以及可以清0. 4.1.2 加法运算及加6补偿电路 在这部分中,两个数A与B进行加法运算及其加6补偿. 4.1.3 与9比较运算电路 在此部分中,要显示的数与9进行比较,得出结果. 4.1.4 译码显示电路 在此部分中,需要显示的数可以通过译码器74LS47与显示数码管。 4.1.5 减法部分 在减法部分运用A-B=A+B(补)+1-2^n来实现减法运算，当A《B输出告电平发光二极管亮，数字将显示为负数。 4.1.6 计数电路 在这部分中,进位信号进行累计,然后输出计数次数。 4.1.7 555定时器 接通后输入低电平后555定时器开始计时到电路自动复位。 5 工作过程