数字电子钟设计说明书-Read.DOC

数字电子钟设计说明书 目 录 内容： 第一部分：设计课题及总体要求简介 设计课题 设计目标 设计说明 总体要求简介 第二部分：设计方案说明 第三部分：各部分功能介绍及程序（部分） 各模块（元件）说明 顶层文件端口说明 顶层文件引脚映射说明 第四部分：调试结果 第五部分：设计中应该注意的几个问题，本设计的改进之处，扩展功能的实现原理 附录：源程序，调试波形或结果 第一部分：设计课题及总体要求简介 设计课题：设计数字电子钟 设计目标：用vhdl语言设计一个数码管显示时、分、秒的电子钟，该电子时钟应能调时调分，能清零，能动态扫描显示。 设计说明： 数字计时器是由计时电路、译码显示电路、脉冲发生电路和控制电路等几部分组成的，其中控制电路按照设计要求可以由校分电路、清零电路和报时电路组成。具体的原理框图如图所示。 数字钟的组成与原理框图 时 分 秒 12或24小时制 2、扩展功能 ①能调时调分调秒 第二部分：设计方案说明 常用的LED显示器有7段，这种显示器有共阳极和共阴级两种。本实验采用共阴极LED显示器，其发光二极管的阴极连接在一起，通常此公共阴极接地。当某个发光二极管的阳极为高电平时，发光二极管点亮，相应的段被显示。 使用LED显示器时，为了显示数字和符号，要为LED显示器提供代码，因为这些代码时通过各段的亮与灭来显示不同的数字的。 7段发光二极管各段与字节中各位的对应关系如下： 代码位 d7 d6 d5 d4 d3 d2 d1 d0 显示段 dp g f e d c b a 第三部分：各部分功能介绍及程序（部分） 各模块（元件）说明 本时钟设计分模块进行 COUNT60.vhd——60进制计数器。 COUNT24.vhd——24进制计数器。 COUNTER_8.vhd——八进制计数器，产生位选信号。 MUX84_14.vhd——多路选择器。 MUX21.vhd——2选1多路选择器。 DELED.vhd——七段译码器。 当秒计数器计满60后，向分计数器产生进位信号，分计数器开始计数；当分计数器计满60后，向时计数器产生进位信号，时计数器加1。当外部输入一个清零信号时，计数器全部清零。 各模块（元件）说明 COUNT60.vhd——60进制计数器。当外部输入一个时钟信号时（上升沿有效），秒计数器开始计数，当秒计数器计满60后，将60秒的进位信号接到60分的clk端，在数码管上能正确的显示0——59。Clr1----外部清零信号，当清零信号为1时，计数全部为零； Clk1----接外部时钟信号，当来一个上升沿时，计数器加1； Cout1---进位输出，当秒计满60后，cout1=1; Qout1---计数输出信号，当计数计满60后，qout1从0开始计数。 COUNT24.vhd——24进制计数器。（原理与60进制计数器相同。） COUNTER_8.vhd——八进制计数器，产生位选信号。位选信号发生器为多路数据选择器的位选端提供3位按一定规律变化的信号，使之能按顺序选择数据。使用一个6进制计数器可实现其功能，当输出为0时令数据选择器选择第一路数据，为5时选择第六路数据，按此循环即可实现数据选择器按顺序从6路输入数据中选。 MUX84_14.vhd——多路选择器。多路数据选择器的作用是在位选端输入信号的控制下，从三个计数器输出的8路数据中选择一路送到译码器译码。由于每路信号都由4位BCD码组成，因此该选择器为八四选一四多路选择器，位选端由三位二进制码组成（23可实现8选1）。 ?SEL?-----多路选择器输入 ??IN1,IN2,IN3,IN4,IN5,IN6,IN7,IN8-----8路数据输出 MUX21.vhd——2选1多路选择器。 DELED.vhd——译码器。对输入的4位BCD码进行译码，驱动七段共阴数码管。 顶层文件端口说明? ?CLKf----时钟脉冲信号输入端 CLR---清零端 CLK_C----2选1多路选择器的时钟信号输入 ?Clkf----9进制计数器的时钟信号输入 HOUR----时二选一选择器的输入 MIN??----分二选一选择器的输入 OUTPUT-----七段译码显示器的输出 本实验由6个led显示块拼接成7位led显示器，6个led显示块有6根位选线和7*6根段选线，根据显示方式的不同，位选