数字电路技能训练电子课件.PPT

② JK触发器构成十进制计数器 用 74LS112JK触发器按图4-4连接电路,构成异步十进制计数器，测试其计数功能 图4-4 JK触发器构成十进制计数器电路 （2）集成计数器的功能测试和应用。 集成十进制加法计数器74LS160功能测试 ，其逻辑符号和引脚如图4-5所示 （a）引脚图 （b）逻辑符号 图4-5 计数器74LS160逻辑符号和引脚图 测试功能并记录到表4-1中 表4-1 74LS160功能测试记录表 清零 预置 使能 时钟 预置数据输入 输出 工作模式 RD LD EP ET CP D3 D2 D1 D0 Q1 Q2 Q3 Q4 0 1 1 1 1 × 0 1 1 1 × × × × × × 0 1 1 × ↑ × × ↑ × × × × d3 d2 d1 d0 × × × × × × × × × × × × 用集成计数器实现任意进制： 设一片计数器的进制为M,要完成N进制的计数功能。 ① 若MN,取计数器有效状态中的N个状态即可，可以采用清零法和置数法实现。 ② 若MN,可用多片计数器级联来扩展计数器容量，若两个计数容量为N的计数器级联，就可实现N×N容量的计数器。图4-6是74LS160构成的60进制、24进制计数器连线图。 (a) 60进制计数器 (b) 24进制计数器 图4-6 74LS160实现其他进制计数器 将计数器的输出端接至译码显示电路的输入端，就可以组成计数译码显示电路，自己设计一个六十进制计数译码显示电路，连接并检查功能。 自己设计一个N分频电路并实现。 2、寄存器 （1）测试移位寄存器CC40194(或74LS194)的逻辑功能 按图3-5-7连接电路，寄存器的输入端接逻辑开关的输出端口，寄存器的输出端接逻辑电平显示输入端口，CP为单次脉冲源，并按表4-2中规定的各输入状态，测试移位寄存器CC40194的清除、送数、右移、左移、保持等功能，将输出结果作记录，总结其功能。 清除 模式 时钟 串行 输入 输出 功能总结 CR S1 S0 CP SL SR D0 D1 D2 D3 Q0 Q1 Q2 Q3 0 × × × × × × × × × 1 1 1 ↑ × × a b c d 1 0 1 ↑ × 0 × × × × 1 0 1 ↑ × 1 × × × × 1 0 1 ↑ × 0 × × × × 1 0 1 ↑ × 0 × × × × 1 1 0 ↑ 1 × × × × × 1 1 0 ↑ 1 × × × × × 1 1 0 ↑ 1 × × × × × 1 1 0 ↑ 1 × × × × × 1 0 0 ↑ × × × × × × 表4-2 CC40194功能测试表 表4-3 环形计数器输出记录表 图 4-7 CC40194 功能测试电路 （2）环形计数器 用并行送数法将寄存器预置为某二进制数码（如0100）,进行右移循环，观察寄存器输出状态的变化，记录到下表中，实验电路自己设计。 （3）数据的串、并行转换 串行输入、并行输出 按图4-8连接电路，进行右移串行输入、并行输出实验，串行输入数码自己拟定。改变线路进行左移输出实验，并记录数据，表格自拟 图4-8 右移串行输入、并行输出电路 并行输入、串行输出 按图-9连接电路，进行左移并行输入、串行输出实验，输入数码自己拟定；改变线路进行右移输出实验，并记录数据，表格自拟。 图4-9 左移并行输入、串行输出电路 （4）分频电路 用四位双向移位寄存器74LS194构成八分频电路，电路如图4-11所示，接入一定频率的CP脉冲，用示波器观测CP信号和各输出信号，分析输出信号频率与CP的关系。 （a）逻辑图 (b)状态转换图 图 4-10 用74LS194构成的八分频电路 图 3-5-11 74LS194构成的八分频电路波形图 四、实验报告要求 1、画出实验线路图，记录、整理实验现象及实验所得的有关波形。对实验结果进行分析。 2、总结使用集成计数器的体会。 3、总结移位寄存器CC40194逻辑功能并写入表格总结一栏中。 4、根据环形计数器实验内容的结果，画出4位环形计数器的状态转换图及波形图。 5、分析串/并、并/串、转换器所得结果是否正确。 一、实训目的 1、熟悉555定时器电路结构、工作原理及