集成电路模拟版图设计基础幻灯片.ppt

7. 版图中产生的latch up？ 输出电流很大的情况下； （P和N之间至少间距30-40u） 直接接到PAD的MOS管的D端； （将MOS管的D端加大，孔到AA的间距至少2u） 产生clk，开关频率快的地方如PLL； （频率越快，噪音越大，频率快对衬底不停放电，吃电流） ESD与core cell 的距离会产生latch up； （最好间距为40-50u） 第四部分：版图设计艺术 5. 噪声 1）噪声在集成电路中可以成为一个很大的问题，特别是当你的电路是一个要接收某一很微弱信号的非常敏感的电路，而它又位于一个进行着各种计算、控制逻辑和频繁切换的电路旁的时候，就特别注意我们的版图和平面布局。 2）混合信号芯片上噪声问题，由于模拟电路和数字电路是在非常不同的噪声电平上工作，所以混合信号电路的噪声问题最多。 第四部分：版图设计艺术 5.1 减小噪声的方法 1）减小数字电路的电压幅度 电压幅度越小，开关状态转变时需要的能量越小 2）把数字部分与模拟部分尽量远隔 3）保护环，把噪声锁在环内 电压噪声电流噪声在衬底中传播时被接地通孔吸收 通孔数量应比较多 地线应足够粗，减小连线寄生电阻 4）屏蔽层、屏蔽线 对关键信号和噪声严重的信号线屏蔽 接地的屏蔽线把噪声吸收到地上 M2走信号，下方M1接地，屏蔽下方噪声 M2走线，上方M3接地，屏蔽上方噪声 M2走线，两旁两条M2接地，屏蔽两旁噪声 5）电源线退耦 电源线和地之间加大的退耦电容 高频噪声容易通过退耦电容被地吸收 第四部分：版图设计艺术 5.2 差分信号与噪声 1）差分电路是一种用来检测两个同一来源的特殊走线的信号之差的设 计技术。两条导线自始自终并排排列。每条线传递同样的信息，但信息的状态相反。 2）由于两条导线靠得很近，所以很有可能噪音尖峰会以同样的幅度同时发生在两条导线上，由于信号的相反，相减产生了非常清晰的结果。 3）差分设计方法是有很强的抗噪音能力。当电路中的噪音问题十分严重时，很多人都会依赖差分系统来解决问题。 第四部分：版图设计艺术 第四部分：版图设计艺术 4）噪声隔离图（一） 第四部分：版图设计艺术 5）噪声隔离图（二） 第四部分：版图设计艺术 在信号线两边加地线 使大部分电场线终止到地线上 6）信号线的噪声隔离图 7. 布局规划 1）考虑pad的位置影响来决定模块的摆放及其输入输出方向 2）考虑模块间的连接关系确定整个布局 尽量短的连线 尽量少的交叉 尽量不要在模块上通过连线 3）考虑信号的要求来决定模块布局 如信号的绝对对称性 4）面积估算 模块间留下足够的距离布线 要考虑电源线走线、有对称要求的差分信号走线、有隔离要求的信号走线等，预留足够空间 5）估计连线问题 第四部分：版图设计艺术 6）一些小提示 不要受最小尺寸限制 ，适当放大间距、宽度之类 不要用最小线宽布线，而更应关注寄生电阻是否较低 多打通孔，既保证连接，又减小寄生电阻 尽量让所有的管子保持在同一个方向 对于模拟电路，不要在模块上，或者任何元件上，走信号线 敏感信号和比较噪的信号线不要经过任何元件上方 信号线不要经过电容上方 版图设计艺术——布局 7） 掩膜设计的古老秘密 找出五六个不是最小尺寸的设计规则； 找到寄生参数最小的金属层； 有充足的宽导线和通孔； 不要相信你的电路设计者； 采用器件一致的方向； 早点当心你的敏感信号和大噪声信号； 如果版图看上去不错，它肯定工作； 学习你的工艺； 电源线宽度尽量宽些 ； 不要让噪声进入衬底 ； 交流沟通 第四部分：版图设计艺术 8. 静电泄放（ESD）(具体版图在项目中讲） 1）ESD即静电放电效应，是芯片制造和使用过程 中最易造成芯片损坏的因素之一。它的产生主要有三个途径： 人体接触--带静电的人手触摸芯片; 机器接触--制造过程中，与机器接触; 自产生电荷--已封装芯片在组合或运输过程中产生电荷; 2）人体在某种环境中可以存有1.5KV~2KV的静电压，这样高的电压可产生1.3A的峰值电流，如果施以未保护的芯片PAD上，将有可能击穿MOS通道，或将多晶硅gate烧融。 第四部分：版图设计艺术 9. 封装 1）封装问题应当在你甚至还没有开始你的芯片版图设计之前就要考虑的问题。芯片封装的选择决定了你的平面布局方案，涉及有关芯片尺寸、电路块布置和其他一些问题。 2）45度规则： 第四部分：版图设计艺术 Thank you! QA! IC模拟版图设计 * * * * * * 模拟电路和数字电路的首要目标 模拟电路关注的是功能 1) 电路