时序逻辑电路的设计幻灯片.ppt

JHR JHR JHR JHR JHR JHR JHR JHR JHR JHR 3.集成移位寄存器 　　集成移位寄存器的种类很多，如八位串行输入／并行输出移位寄存器74164、八位并行输入／串行输出移位寄存器74165、四位通用移位寄存器74178及74179、四位双向通用移位寄存器74194等。现以其中最典型的芯片74194为例来介绍其结构及功能。 　（1）电路形式及符号 　　　74194是四位双向通用移位寄存器，它由四个下跳沿触发的SR功能触发器、四个与或门或非门及若干缓冲级门电路组成。 　　　74194是一个16个引脚 JHR JHR 其中电源VCC（16） 接地GND（8） 惯用符号 JHR （2）功能真值表 JHR JHR 　④　DL—左移串行数据输入端。 　⑤　QD—右移串行输出端。 　⑥　QA—左移串行输出端。 　⑦　A～D—平行输入数据端。 　⑧　QA～QD—平行输出数据端。 　⑨　CP—移位时钟脉冲输入端。 　以上分析可知，集成移位寄存器74194具有清零、静态保持、并行送数、右移、左移及动态保持功能，它是一个功能齐全的双向移位寄存器。 　4.移位寄存器的应用 　　移位寄存器除了具有寄存数码及将数码移位的功能外，还可以构成各种计数器和分频器。 JHR 如果将移位寄存器的串行输出反馈到移位寄存器的串行输入，就可构成环形计数器。 　1）三位环形计数器电路图 JHR 2）工作原理 　　计数器工作前，加一置初态负脉冲，使Q0Q1Q2＝100，随后来一个时钟脉冲，F0、F1、F2中的状态就产生一次右移位。每来三个脉冲，电路中的状态就循环一周，其模数M＝n＝3的三进制计数器。 3）状态转换表 JHR 4）波形图 JHR 各触发器的输出信号频率均为CP脉冲信号频率的1/3，因此它也是一个三分频电路。电路无自启动能力。 （2）扭环形计数器 　　　如果将移位寄存器中的串行输出反个相再输入到它的串行输入端，便构成了扭环形计数器。扭环形计数器常称为循环码计数器。 　　1）电路图 JHR JHR 2）工作原理 　　该计数器工作之前，应加一个复位负脉冲，使Q0Q1Q2＝000，随后每来一个脉冲，计数器就改变一个状态，显然该计数器的模数M＝6，各触发器的输出信号（Q2、Q1、Q0）均为CP脉冲信号的六分频。电路无自启动能力。 　 　3）状态转换表 JHR 4）波形图 JHR 综上所述，①环形计数器的模数M＝n（n为触发器数），各触发器的输出信号频率均为CP脉冲信号频率的1/n 。 　　②在环形计数器中，若各触发器初态均为“0”或均为“1”，则在时钟脉冲作用下，我们无法判断这个电路的状态变化，电路就进入了死循环，因此我们不能允许它进入这样的无效状态，常常在环形计数器工作之前将它置初态。 　　③环形计数器无自启动能力。 JHR ③环形计数器无自启动能力。 ④扭环形计数器的模数M＝2n（n为触发器数），是一个偶数进制的计数器，各触发器的输出信号频率均为CP脉冲信号频率的1/2n。 ⑤扭环形计数器也无自启动能力，进入无效状态后，必须加复位信号才能回归有效状态。 （3）奇数分频器 　　　1）由74194移位寄存器构成扭环形计数器 JHR JHR 2）由74194构成扭环形计数器 与非门运算规则“有0出1，全1出0” JHR 【例题2】用7490计数器构成24进制计数器（按8421BCD码计数）。 ［解］　（24）24＝8421BCD JHR 对于异步清零计数器，以N（模）或进制为复0输出代码。 7490计数器的清零条件是：R01＝R02＝1 　　　　　　　　　　　　S91＝S92＝0。 　计数条件是：R01＝R02＝0 　　　　　　　S91＝S92＝0。 　 JHR （二）同步集成计数器74161 　　　集成芯片74161是同步的可预置四位二进制计数器，并具有异步清零功能。 　1.功能分析 　（1）74161内部逻辑电路图 　　　它由四个下跳沿触发的JK功能触发器及一些门电路组成。 　　逻辑电路图 JHR OC QD QC QB QA A B C D JHR （2）74161原理图 74161集成计数器是一个有16个引脚的芯片，电源VCC（16），GND（8），其余输入、输出均在原理图上标出。 JHR （3）功能表 表中　　是清除控制端，　是送数控制，P、T分别为计数器快送、慢送、进位逻辑控制端，T还可作同步输入。 　①“异步清零” 　　当清零控制端　　＝0时，各触发器直接复位，使触发器清成零状态， 　 JHR JHR JHR JHR JHR ②“反馈预置法” 　　“反馈预置法”是利用74161集成计数器的同步预置功能，通过反馈 JHR 使计数器返回预置的初态，这样也可构成任意进制计数器。 　【例题9】将74161集成