时序逻辑电路分析与设计幻灯片.ppt

4) 扭环形计数器的特点 ① 扭环形计数器输出码为循环码，能有效防止冒险现象; ② 扭环形计数器的输出波形为： CP Q0 Q1 Q2 Q3 ③ 扭环形计数器状态的利用效率比环形计数器高, n 个触 发器构成的环形计数器有2n个有效状态, 有2n-2n个无效 状态. 例: 试设计一个能产生序列信号移位型序列 信号发生器. 解: 移位型序列信号发生器的一般框图为 组合电路 移位寄存器 … 输出 F 11.1.4 用MSI设计同步时序逻辑电路 工作原理: 将移位寄存器和外围组合电路构成一个移存型计数器，使该计数器的模和要产生的序列信号的长度相等，并使移位寄存器的串行输入信号 F（即组合电路的输出信号） 和所要产生的序列信号相一致。 组合电路 移位寄存器 … 输出 F 设计方法： 序列长度为8，考虑用3位移位寄存器。选用74194。仅 使用74194的Q0、Q1和Q2。 ① 状态划分 0 0 0 1 1 1 0 1 0 0 0 1 1 1 0 1 S1 S2 S3 S4 S5 S6 S7 S8 S1 Si=Q0Q1Q2 S1=000 S2=100 S3=110 S4=111 S5=011 S6=101 S7=010 S8=001 S1=000 右移串 行输入 输出 ② 求右移串行输入信号DSR 外围组合电路用四选一MUX实现，取Q1Q2为地址，则： Q0 Q1Q2 n n n 00 01 11 10 0 1 0 0 0 0 1 1 1 1 D0=1 D3=Q0 D1=0 D2=Q0 3,4D Q1 Q2 Q3 Q0 R 1,4D 3,4D 3,4D 3,4D 2,4D DSR C4 1→/2← 1 0 } M 0 3 SA SB CP SRG4 74194 1 1 0 1 0 1 0 1 2 3 } G 0 3 MUX 1 0 输出 Y ③ 画电路图 ① 状态划分 试设计一个能产生序列信号为10110的移位型序列 信号发生器. 例： 解： 由于序列长度为5，先对序列按3位划分。 1 0 1 1 0 1 0 s1 s2 s3 s4 s5 101 011 110 010 101 Q1Q2Q3 在S1时，要求 DSL=1 在S4时，要求 DSL=0 对序列按4位划分： 1 0 1 1 0 1 0 1 1 0 s1 s2 s3 s4 s5 1011 0110 1101 0101 1010 Q0Q1Q2Q3 ② 求左移串行输入信号DSL 00 01 11 10 00 01 11 10 Q0Q1 Q2Q3 0 1 1 1 0 × × × × × × × × × × × F=Q0n+Q3n=Q0n Q3n=DSL ③ 经检查电路可以进行自启动 3,4D Q1 Q2 Q3 Q0 R 1,4D 3,4D 3,4D 3,4D 2,4D DSL C4 1→/2← 1 0 } M 0 3 SA SB CP SRG4 74194 0 1 1 输出 11.2 时序逻辑电路的分析方法 分析目的: 所谓分析，就是由给定电路，来找出电路的功能。对时序逻辑电路而言，本质上是求电路在不同的外部输入和当前状态条件下的输出情况和状态转换规律. 同步时序逻辑电路和异步时序逻辑电路有不同的分析方法。 11.2.1 同步 时序逻辑电路的分析方法 由于在同步时序电路中，各触发器的动作变化是在CP 脉冲作用下同时发生的，因此，在同步电路的分析中,只 要知道了在当前状态下各触发器的输入（即驱动信号）, 就能根据触发器的特性方程,求得电路的下一个状态,最终 找到电路的状态转换规律。 (3) 根据状态方程和输出方程,列出状态表; (4) 根据状态表画出状态图或时序图; (5) 由状态表或状态图(或时序图)说明电路的逻辑功能. 分析步骤: 列出时序电路的输出方程和驱动方程(即该时序电路中组合电路部分的逻辑函数表达式); (2) 将上一步所得的驱动方程代入触发器的特性方程,导出 电路的状态方程; 例: 分析下列时序电路. =1 =1 ≥1 Q Q 1J 1K C1 CP A B Z (1) 写出输出方程和驱动方程. Z=A⊕B⊕Qn J=AB , K=A+B (2) 写出状态方程. Qn+1=JQn+KQn