2011电子设计竞赛培训-竞赛平台-XILINX芯片-XILINX开发平台(new).ppt

2011电子设计竞赛培训-竞赛平台-XILINX芯片-XILINX开发平台(new).ppt

  1. 1、本文档共64页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
2011电子设计竞赛培训-竞赛平台-XILINX芯片-XILINX开发平台(new).ppt

EXCD-1/Nexys3硬件开发平台介绍 --EXCD-1硬件平台介绍 EXCD-1/Nexys3硬件开发平台介绍 --Nexys3硬件平台介绍 Xilinx公司产品概述 --应用领域 Xilinx公司介绍 --芯片工艺的演进 Xilinx公司介绍 --两个最近令业界兴奋的消息 Zynq?-7000 系列是 Xilinx 推出的首款可扩展式处理 平台 (EPP)。该新型产品将业界标准 ARM双核 Cortex-A9 MPCore? 处理系统与 Xilinx 一体化 28nm 可编程逻辑架 构完美整合在一起。 这种以处理器为核心的架构不但能够实现 FPGA 的高 度灵活性和可扩展性,同时还能带来类似于 ASIC 的高性 能和低功耗,以及 ASSP 的易用性。 Xilinx公司介绍 --两个最近令业界兴奋的消息 Xilinx公司介绍 --大学计划XUP Xilinx公司CPLD概述 --CPLD原理 复杂可编程逻辑器件CPLD 由完全可编程的与/或 阵列以及宏单元库构成。 与/或阵列是可重新编程的,可以实现多种逻辑功 能。 宏单元则是可实现组合或时序逻辑的功能模块, 同时还提供了真值或补码输出和以不同的路径反馈等 额外的灵活性。 Xilinx公司CPLD概述 --CPLD内部结构-功能块 Xilinx公司CPLD概述 --CPLD内部结构-功能块 Xilinx公司CPLD概述 --CPLD内部结构-快速连接矩阵 Xilinx公司CPLD概述 --CPLD内部结构-IO块 Xilinx公司FPGA概述 --FPGA原理(查找表技术) FPGA是在PAL、GAL、EPLD、CPLD等可编程器件 的基础上进一步发展起来的,它是作为ASIC领域中的一 种半定制电路而出现的,即解决了定制电路的不足,又 克服了原有可编程器件门电路有限的缺点。 由于FPGA需要被反复烧写,它实现组合逻辑的基本 结构不可能像ASIC那样通过固定的与非门来完成,而只 能采用一种易于反复配置的结构。 查找表可以很好地满足这一要求,目前主流FPGA都 采用了基于SRAM工艺的查找表结构,也有一些军品和 宇航级FPGA采用Flash或熔丝/反熔丝工艺查找表结构。 Xilinx公司FPGA概述 --FPGA原理(查找表技术) 查找表(Look-Up-Table)简称为LUT,LUT本质上 就是一个RAM。 目前FPGA中多使用4输入的LUT,所以每一个LUT 可以看成一个有4位地址线的 的RAM。 当用户通过原理图或HDL语言描述了一个逻辑电路 以后,PLD/FPGA开发软件会自动计算逻辑电路的所有 可能结果,并把真值表(即结果)事先写入RAM,这样 ,每输入一个信号进行逻辑运算就等于输入一个地址进 行查表,找出地址对应的内容,然后输出即可。 Xilinx公司产品概述 --FPGA原理(六输入查找表结构) 多年以来,四输入 LUT 一直是业界标准。但是, 在65nm工艺条件下,相比较于其它电路(特别是互连 电路),LUT 的常规结构大大缩小。 一个具有四倍比特位的六输入LUT (6-LUT) 仅仅 将 CLB 面积提高了15% - 但是平均而言,每个 LUT 上可集成的逻辑数量却增加了40%。 更高的逻辑密度通常可以降低级联 LUT 的数目, 并且改进关键路径延迟性能。 Xilinx公司产品概述 --FPGA原理(六输入查找表结构) Xilinx公司产品概述 --FPGA原理(六输入查找表结构) 新一代的FPGA 提供了真正的 6-LUT,可以将它用 作逻辑或者分布式存储器,这时 LUT是一个64 位的分 布式 RAM (甚至双端口或者四端口)或者一个32 位可 编程移位寄存器。 每个 LUT 具有两个输出,从而实现了五个变量的两 个逻辑函数,存储32 x 2 RAM 比特,或者作为16 x 2-bit 的移位寄存器进行工作。 Xilinx公司产品概述 ---Spartan-6 FPGA内部结构(可配置逻辑块) Xilinx公司产品概述 --- Spartan-6 FPGA内部结构(SliceX) Xilinx公司产品概述 --- Spartan-6 FPGA内部结构(时钟资源) Spartan-6的FPGA包含两 种类型的时钟网络: 提供了16个高速,低抖动的全 局时钟资源来优化性能。这些 资源通过EDA软件工具自动 的使用。 提供了40个超高速、低抖动的 I/O区域

文档评论(0)

czy2014 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档