[工学]计算机组成原理与汇编语言程序设计第6章.ppt

第6章 存贮系统 主要内容： 1）存贮器的概念、分类、功能、基本原理 2）了解RAM基本原理、SRAM、DRAM主要技术特点， 3）存贮器的扩展技术 4）Cache基本原理  6.1存贮器概述 1存贮器的分类 2存贮器的分级结构 1：目的：解决存贮器的容量，速度，成本三者之间的矛盾。 2：三个层次：CPU－Cache－主存－辅存。按照此顺序，速度递减，容量递增，成本低。 Cache：高速低容量的静态半导体SRAM 主存：由MOS半导体组成，DRAM，成本低，容量大 外存：由磁性和激光材料组成的大容量存贮器 问题1：外存数据不能被Cpu直接访问，cpu如何处理外存的数据的呢？ 问题2：简述计算机的多级存贮器体系及其功能特点。 3、主要技术指标 存贮容量：可容纳的存贮单元总数。用字节数或单元数×位数来表示 存贮单元：地址相同的记忆单元 字存贮单元 字节存贮单元 寻址方式：按字寻址；按字节寻址 1）字节数：若主存按字节编址，即每个存贮单元有8位，则相应的用字节数表示存贮容量的大小。1KB＝1024B，1MB＝1024×1024B，1GB=1024*1024*1024B 2)单元数×位数：若主存按字编址，即每个存贮单元存放一个字，字长超过8位。则用单元数×位数或字数×位数来描述存贮容量。 存取时间（存贮器访问时间)：启动一次存贮器的操作到结束这个操作所需时间。60－90ns。 存贮周期：连续两次读操作所需最小时间间隔（ns）存贮周期＝存取时间＋恢复时间 可靠性：MTBF，平均无故障时间 存取宽度：CPU一次可以存取的数据位数或字节数。 例：存贮单元是指() A存放一个二进制信息位的存贮元。 B存放一个机器字的所有存贮元集合。 C存放一个字节所有存贮元集合。 D存放两个字节所有存贮元集合。 6.2随机读写存贮器 采用MOS结构。 分类：SRAM，DRAM 半导体存贮器的优点：存取速度快，体积小，可靠性高，价格低。 6.2.1随机读写存贮器 特点:随机读写，其存贮的数据表示为晶体三极管构成的双稳态电路的电平。数据稳定、不需刷新。 6.2.2 SRAM存贮器的组成。 6.2.3SRAM存贮器的组成。 (1)存贮体：存贮单元的集合。一般把各个字的同一位组织在一个集成片中。通常用X选择线(行线)和Y选择线(列线)的交叉来选择所需要的单元。　　　 (2)地址译码器：将用二进制代码表示的地址转换成输出端的高电位，用来驱动相应的读写电路，以便选择所要访问的存储单元。双译码方式。 2）SRAM存贮器的组成。 (3)驱动器：双译码结构中，在译码器输出后加驱动器，驱动挂在各条X方向选择线上的所有存储元电路 (4)I/O电路：处于数据总线和被选用的单元之间， 控制被选中的单元读出或写入，放大信息。 (5)片选与读写控制电路：在地址选择时，首先要选片,只有当片选信号有效时，此片所连的地址线才有效。 (6)输出驱动电路：为了扩展存储器的容量，常需要将几个芯片的数据线并联使用；另外存储器的读出数据或写入数据都放在双向的数据总线上。这就用到三态输出缓冲器。 例：某RAM芯片，其存贮容量为16k×8位，问该芯片的地址线和数据线的根数？ 6.2.4 DRAM存贮器 原理：利用电容器存贮电荷的特性来存贮数据，提高存贮器芯片的存贮容量，降低成本，减少供耗，但必须不断地刷新每个存贮单元中的信息。 6.2.6 静态存储器、动态存储器  SRAM： 存储元：双稳态触发器 “静态”：只要有电，信息一直稳定存在 特点：不如DRAM集成度高，但速度快 DRAM： 存储元：电容 “动态”：电荷会泄露，需要定时补充，即“动态刷新” 特点：集成度高，速度慢于SRAM(pause) 6.2.7、存贮器与CPU的连接 地址线的连接：内部地址线直接与CPU相连。 数据线的连接：数据线直接与CPU相连。 控制线的连接：主要有读/写线 和存贮器访问线 (存贮器请求信号） 6.3、RAM存贮器的扩展 1）位扩展：对字长进行扩充 方式：多芯片存贮器的地址、片选、读写控制端相应并联，数据端分别引出。 由mk×n1的存贮芯片组成mk×n2的存贮器，需(n2/n1）片mk×n1的存贮芯片。 例：将16K×4的存贮器芯片组成16k×8的存贮器，画出组成逻辑框图 例：由8k×1的存贮器芯片组成8k×8的存贮器芯片，画出该存贮器的组成逻辑框图。 2)字扩展法：增加存贮器中字的数量。 方式：多芯片存贮器的地址、数据、读写控制端相应并联，由片选信号来区分各芯片的地址范围。 由m1k×n的存贮芯片组成m2k×n的存贮器，需(m2/m1）片mk×n的存贮芯片。 例：由16k×8的存贮器芯片组成64k×8的存贮器芯片，画出该存贮器的组成逻辑