计算机组成原理课件第６章计算机的运幻灯片.ppt

5. 溢出判断 设机器数为补码，尾数为 规格化形式，并假 设阶符取 2 位，阶码的数值部分取 7 位，数符取 2 位，尾数取 n 位，则该 补码 在数轴上的表示为 上溢 下溢 上溢 对应 负浮点数 对应 正浮点数 00,1111111;11.00 0 … 00,1111111;00.11 1 … 11,0000000;11.011 1 … 11,0000000;00.100 0 … 2127×(–1) – 2-128×(2-1+ 2-n) 2-128×2-1 2127×(1–2-n) 最小负数 最大负数 最小正数 最大正数 0 阶码 01, ××···× 阶码 01, ××···× 阶码 10, ××···× 按机器零处理 6.4 二、浮点乘除运算 x = Sx · 2jx y = Sy · 2jy 1. 乘法 x · y = (Sx · Sy)×2jx+jy 2. 除法 x y = Sx Sy × 2jx – jy (1) 阶码采用 补码定点加（乘法）减（除法）运算 (2) 尾数乘除同 定点 运算 4. 浮点运算部件 阶码运算部件，尾数运算部件 3. 步骤 (3) 规格化 6.4 6.5 算术逻辑单元 一、ALU 电路 组合逻辑电路 Ki 不同取值 Fi 不同 四位 ALU 74181 M = 0 算术运算 M = 1 逻辑运算 S3 ~ S0 不同取值，可做不同运算 ALU Ai Bi Fi … Ki 二、快速进位链 1. 并行加法器 = Ai Bi + (Ai+Bi)Ci-1 di = Ai Bi 本地进位 ti = Ai + Bi 传送条件 则 Ci = di + tiCi-1 Si = Ai Bi Ci-1+Ai Bi Ci-1+Ai Bi Ci-1+Ai Bi Ci-1 Ci = Ai Bi Ci-1+Ai Bi Ci-1+Ai Bi Ci-1+Ai Bi Ci-1 FAn FAn-1 FA1 FA0 FAn-2 Cn Sn Cn-1 Sn-1 Cn-2 Sn-2 　… C1 S1 C0 S0 C-1 A0 B0 A1 B1 An-2 Bn-2 An-1 Bn-1 An Bn 6.5 2. 串行进位链 进位链 传送进位的电路 串行进位链 进位串行传送 以 4 位全加器为例，每一位的进位表达式为 C0 = d0 + t0C-1 C1 = d1 + t1C0 C2 = d2 + t2C1 C3 = d3 + t3C2 = d0 ? t0C-1 4 位 全加器产生进位的全部时间为 8ty n 位全加器产生进位的全部时间为 2nty C3 t3 t2 t1 t0 C2 C1 C0 C-1 d3 d2 d1 d0 设与非门的级延迟时间为ty 6.5 3. 并行进位链 n 位加法器的进位同时产生 以 4 位加法器为例 C0 = d0 + t0C-1 C1 = d1 + t1C0 C2 = d2 + t2C1 C3 = d3 + t3C2 = d1 + t1d0 + t1t0C-1 = d2 + t2d1 + t2t1d0 + t2t1t0C-1 = d3 + t3d2 + t3t2d1 + t3t2t1d0 + t3t2t1t0C-1 （先行进位，跳跃进位） 当 di ti 形成后，只需 2.5ty 产生全部进位 ≥1 ≥1 ≥1 ≥1 C-1 d3 t3 d2 t2 d1 t1 d0 t0 1 ≥1 1 1 C0 C1 C2 C3 设与或非门的延迟时间为 1.5ty 6.5 n 位全加器分若干小组，小组中的进位同时产生， 小组与小组之间采用串行进位 当 di ti 形成后 经 2.5 ty 5 ty 7.5 ty 1 0 ty (1) 单重分组跳跃进位链 第 1 组 第 2 组 第 3 组 第 4 组 C15 C14 C13 C12 C11 C10 C9 C8 C7 C6 C5 C4 C3 C2 C1 C0 d15 t15 d14 d13 d12 t14 t13 t12 d11 d10 d9 d8 t11 t10 t9 t8 d7 d6 d5 d4 t7 t6 t5 t4 d3 d2 d1 d0 t3 t2 t1 t0 产生 C3 ~ C0 产生 C7 ~ C4 产生 C11 ~ C8 产