计算机结构与逻辑设计课件2012-2013学年门电路和组合逻辑电路幻灯片.ppt

例：旅客列车分特快、直快和普快，并依此为优先 通行次序。某站在同一时间只能有一趟列车从车站 开出，即只能给出一个开车信号，试画出满足上述 要求的逻辑电路。 “1” 表示开出 “0” 表示不能开出 设A、B、C 分别代表特快、直快、普快 开车信号分别为YA、 YB 、 YC “1” 表示进站 “0” 表示未进站 解： 由题中给出的逻辑要求，列逻辑状态表 0 1 0 0 0 0 0 0 0 0 1 1 0 0 0 0 YC 0 0 0 0 1 1 1 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 0 0 0 1 1 1 1 YB YA C B A 对已写出的函数式化简 1 1 例：设计一个监视交通信号灯工作状态的逻辑电路。 电路由 红、黄、绿三盏灯组成。正常工作时，任何时刻必有一盏而且只允许有一盏灯点亮；其它点亮状态时电路故障，要求发出故障信号。（要求用“与非”门实现） 解： 逻辑抽象 （分别表示红、黄、绿三盏灯） 输入变量： A、B、C “1”：灯亮 “0”：灯不亮 输出变量： F （表示报警与否） “1”：报警 “0”：不报警 列真值表 A B C F 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 假设 假设 写出逻辑函数式 A BC 0 1 00 01 11 10 1 1 1 1 1 逻辑图 {end} 21.8.2 半加器 “半加” 就是求本位和，不考虑低位进来的进位数。 半加和 进位 21.8 加法器 半加器逻辑状态表 A B C S 0 0 1 1 0 1 0 1 0 0 0 1 0 1 1 0 逻辑式 半加器符号 ＝1 逻辑图 21.8.3 全加器 在多位数相加时，两个待加数 和 还要 考虑来自低位的进位数 ，由此得出本位和数 （全加和数） 和进位数 0 1 1 0 1 0 0 1 0 0 0 1 0 1 1 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 0 0 0 1 1 1 1 全加器逻辑状态表 半加和： 所以： 根据逻辑状态表，写出逻辑函数式 逻辑图 ?1 逻辑符号 {end} 21.10 译码器和数字显示 21.10.1 二进制译码器 译码是将二进制代码按其编码时的意愿 译成对应的信号或十进制数码。 如： 三位二进制代码 八个对应信号 （1）列出译码器的状态表 输出是一组高、低电平信号。 二进制译码器 输入是一组二进制代码， 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1