电子技术基础数字部分第五版康华光4组合逻辑电路(7783KB).pptVIP

* 此处说明电压电流等为什麽用相量形式. * 放大电路存在电抗元件，如电容、电感。因此输入信号的频率不同，电路的输出响应也不同。 * 图中看出，谐波次数越高，幅值分量越小，对原波形的贡献越小，所以在一定条件下可忽略高次谐波。 * 3.减法运算 在实际应用中，通常是将减法运算变为加法运算来处理，即采用加补码的方法完成减法运算。 若n位二进制的原码为N原，则与它相对应的2 的补码为 N补=2N ?N原 补码与反码的关系式 N补=N反+1 设两个数A、B相减，利用以上两式 可得 A ?B=A+B补?2n=A+B反+1?2n * （1）A?B ? 0的情况。 （2）A?B 0的情况。 结果表明，在A–B ? 0时，如加补的进位信号为1，所得的差就是差的原码。 在A–B 0时，如加补的进位信号为0，所得的差则是差的绝对值的补码。 A=0101 ，B=0001 A= 0001 ，B=0101 1 0 1 0 0 0 1 1 0 0 再减2的n次方，差为0。 再减2的n次方，差为1，且有借位。 * 0 1 1 0 输出为原码的4位减法运算逻辑图 可当借位信号 Di? 当0片的CO为1时， 为原码； 当0片的CO为0时， 为补码；故要输出原码必须再求补。 Di? * 4.5 组合可编程逻辑器件 4.5.1 PLD的结构、表示方法及分类 4.5.2 组合逻辑电路的PLD实现 * 4.5 组合可编程逻辑器件 可编程逻辑器件(PLD)是一种可以由用户定义和设置逻辑功能的器件。该类器件具有逻辑功能实现灵活、集成度高、处理速度快和可靠性高等特点。 * 4.5.1 PLD的结构、表示方法及分类 与门 阵列 或门 阵列 乘积项 和项 PLD主体 输入 电路 输入信号 互补 输入 输出 电路 输出函数 反馈输入信号 可由或阵列直接输出，构成组合输出； 通过寄存器输出，构成时序方式输出。 1.PLD的基本结构 * 与门 阵列 或门 阵列 乘积项 和项 互补 输入 * 2. PLD的逻辑符号表示方法 (1) 连接的方式 * (2)基本门电路的表示方式 F1=A?B?C 与门 或门 A B C D F1 A B C L A B C ≥1 L D F1=A+B+C+D * 三态输出缓冲器 输出恒等于0的与门 输出为1的与门 输入缓冲器 * (3) 编程连接技术 PLD表示的与门 熔丝工艺的与门原理图 * V CC + (5V) R 3k W L D 1 D 2 D 3 A B C 高电平 A、B、C有一个输入低电平0V A、B、C三个都输入高电平+5V 5V 0V 5V 低电平 L V CC A B C D 5V 5V 5V L=A?B?C 早期的PLD采用双极型连接技术。单元的连接是由一个二极管与金属熔丝串接在一起，编程时，用比工作电流大许多的电流，将不需要连接的熔丝烧断。 * 连接 连接 连接 断开 A、B、C 中有一个为0 A、B、C 都为1 输出为0； 输出为1。 L=AC 连接 连接 断开 L=ABC X X 器件的开关状态不同, 电路实现逻辑函数也就不同 1 0 1 1 1 1 在CMOS的PLD中，常采用可擦除的编程方法，即可以对器件进行多次编程。可擦除CMOS技术用浮栅MOS管代替“熔丝”。未经编程的浮栅MOS管与普通N沟道增强型MOS管一样，当栅极加正常的逻辑高电平时，管子导通，否则截止。而经过编程处理的浮栅MOS管，始终处于截止状态，相当于“熔丝”断开一样。 断开 * (4) 浮栅MOS管开关(自学) 用不同的浮栅MOS管连接的PLD，编程信息的擦除方法也不同。SIMOS管连接的PLD，采用紫外光照射擦除；Flotox MOS管和快闪叠栅MOS管，采用电擦除方法。 浮栅MOS管 叠栅注入MOS(SIMOS)管 浮栅隧道氧化层MOS(Flotox MOS)管 快闪(Flash)叠栅MOS管 * 当浮栅上带有负电荷时，使得MOS管的开启电压变高，如果给控制栅加上VT1控制电压，MOS管仍处于截止状态。 若要擦除，可用紫外线或X射线，距管子2厘米处照射15-20分钟。 当浮栅上没有电荷时，给控制栅加上大于VT1的控制电压 ，MOS管导通。 a.叠栅注入MOS(SIMOS)管 25V 25V GND 5V 5V GND i D V T1 V T2 v GS 浮栅无电子