赛普拉斯非突发式并行NORFlash存储器—PCB布局指引.PDF

AN216200 赛普拉斯非突发式并行NOR Flash 存储器— PCB 布局指南 作者：Umesh Painaik、Siew Pin Woo 、Benjamin Heintz 相关器件系列：S29AS-J 、S29AL-J 、S29JL-J 、S29PL-J 、S29GL-N、S29GL-P、 S29GL-S 和S29GL-T 相关应用笔记：AN98508 、AN201383 和AN211622 AN216200 介绍了使用赛普拉斯非突发式并行 NOR Flash 存储器时有关印刷电路板（PCB）布局的建议，从而能够提 高信号的完整性以及系统的性能。 1 简介 本文档提供了使用赛普拉斯非突发式并行NOR Flash 存储器时有关PCB 的通用设计指南。这些指南包括信号路由和器 件的电源供应设计指南。 一般情况下，为了获得最佳性能，PCB 设计应能够提供阻抗和损耗可控的环境、支持低阻抗电源供应系统，并能够控 制电磁干扰（EMI）。 要想设计使用赛普拉斯非突发模式NOR Flash 的PCB，建议参考本文档，但仍需要执行信号完整性和电源供应仿真。 可以利用赛普拉斯和控制器供应商所提供的 IBIS 模型进行信号时序和串扰模拟操作。您应该根据实验来验证原型和验 证构建单位上实际信号的特性。 如果设计不能满足本文档所列出的建议，请执行详细的仿真，从而确定实际情况与所建议的数值之间的差异是否影响总 线性能。 2 非突发式并行NOR Flash 信号说明 赛普拉斯非突发式并行 NOR Flash 产品有两种封装类型：单裸片封装和双裸片封装。在这两种类型中，通过单芯片使 能控制输入（CE# ），可以使能封装内的所有裸片。表1 介绍了赛普拉斯非突发式并行NOR Flash 存储器件的所有I/O。 图1 则显示了赛普拉斯Flash 存储器与主机控制器之间的简要信号连接图。请注意，表 1 和表2 总结了所有赛普拉斯非 突发式并行 NOR Flash 器件上的 I/O。这些表并不反映单独的器件。请参考第 7 节所列出的具体产品数据手册，以确 定特定器件的I/O 以及其他有关其功能和操作的信息。 表1. I/O 说明和PCB 连接的建议 符号 类型 说明 硬件复位。在 VIL （输入低电平电压）下，该信号可使器件将控制逻辑复位为它的待机状 RESET# 输入 态，并可以读取阵列数据。 CE# 输入 芯片使能。在VIL 下，该信号可选择要与主机控制器进行数据传输的器件。 输出使能。在 VIL 下，该信号用于有效驱动各个输出。在 VIH （输入高电平电压）下，该信 OE# 输入 号可使输出变为高阻态（HI-Z ）。 写入使能。在VIL 下，该信号表示数据从主机传输给器件。在VIH 下，该信号表示数据从器 WE# 输入 件传输给主机。 Amax-A0 输入 地址输入。 DQmax-DQ0 输入/输出 数据输入和输出。 文档编号：002-17946 版本** 1