以不可切割表示法处理植基於群聚策略之平面规划问题A-大叶大学.PDF

科學與工程技術期刊 第二卷 第二期 民國九十五年 19 Journal of Science and Engineering Technology, Vol. 2, No. 2, pp. 19-28 (2006) 以不可切割表示法處理植基於群聚策略之平面規劃問題 程仲勝 潘佳信 江昱麟 蔡宗達 大葉大學電機工程學系 彰化縣大村鄉山腳路 112號 摘 要 隨著VLSI/SOC （very large scale integration/system-on-a-chip ）的蓬勃發展 ，如何有效並迅 速的評估晶片面積是後端實體設計階段 （physical design phase ）中相當重要的議題。但對於許 多先前研究而言，若要正確的評估具有較多模組之晶片面積 ，需花費大量的時間。因此在本論 文中我們提出一個植基於群聚 （clustering ）策略之不可切割平面規劃演算法以便能有效且迅速 的評估晶片面積。在我們的方法中 ，首先使用群聚技巧將模組聚集起來形成一些面積較大但個 數較少的組合模組 （supermodules ），接著採用Corner Block List 表示法來記錄組合模組間相對 位置關係並在其上執行模擬退火 （simulated annealing ）程序以求得具有較小面積之平面圖 （floorplan ）。由實驗結果得知，對具有較多模組電路之GSRC （gigascale systems research center ） 測試例子而言 ，使用群聚策略確實能快速且有效地求得較佳的平面圖 。 關鍵詞 ：實體設計 ，平面規劃 ，群聚 ，模擬退火 A Clustering-Based Approach for Floorplanning by Using Non-Slicing Representation JONG-SHENG CHERNG, CHIA-HSIN PAN, YU-LIN CHIANG and TSUNG-TA TSAI Department of Electrical Engineering, Da-Yeh University 112 Shan-Jiau Rd., Da-Tsuen, Changhua, Taiwan ABSTRACT As VLSI/SOC (very large scale integration/system-on-a-chip) technology advances, effectively and efficiently evaluating the area of a chip is one of the key challenges in the backend physical design phase. In much previous research, the methods require spending a large amount of time to correctly evaluate the area of a chip with hundreds of modules. In this stud