EDA课程设计报告 模拟停车场管理系统的设计.doc

EDA课程设计报告 模拟停车场管理系统的设计.doc

  1. 1、本文档共23页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
EDA课程设计报告 模拟停车场管理系统的设计

课程设计说明书 题目 模拟停车场管理系统的设计 系(部) 电子与通信工程系 EDA技术课程设计任务书 系(部):电子与通信工程系 专业:电子信息工程 指导教师:刘辉、龙英、谢明华 课题名称 模拟停车场管理系统的设计 设计内容及要求 实现一个模拟停车场管理系统,使用8位拨码开关表示车号,按键A按下一次表示该车进入停车场,同时数码管显示该车车号信息(3个数码管显示拨码开关对应的十进制数)及收费费率(位方便模拟,按1元/分钟);按键B按下一次表示该车从停车场出来,该车出来时用数码管显示的信息包括:3位车号、停车时间(2位小时数、两位分钟数)、3位停车费用。(数码管位数不够可采用滚动显示的方式) 设计工作量 1、VHDL语言程序设计; 2、波形仿真; 3、在实验装置上进行硬件测试,并进行演示; 4、提交一份完整的课程设计说明书,包括设计原理、程序设计、程序分析、仿真分析、硬件测试、调试过程,参考文献、设计总结等。 进度安排 起止日期(或时间量) 设计内容(或预期目标) 备注 第1天 课题介绍,答疑,收集材料 第2天 设计方案论证及设计 第3-7天 设计VHDL语言程序 第8-9天 在实验装置上进行硬件测试 第5~9天,第10天上午 在实验装置上进行硬件测试 第10天下午 编写设计说明书 教研室 意见 年 月 日 系(部)主管领导意见 年 月 日 长沙学院课程设计鉴定表 姓名 谭鑫 学号 2007044228 专业 电子信息工程 班级 2 设计题目 模拟停车场管理系统的设计 指导教师 刘辉、龙英、谢明华 指导教师意见: 评定等级: 教师签名: 日期: 答辩小组意见: 评定等级:     答辩小组长签名:     日期:     教研室意见: 教研室主任签名: 日期:   系(部)意见: 系主任签名:        日期:      说明 课程设计成绩分“优秀”、“良好”、“及格”、“不及格”四类; 目 录 1.设计思路分析 1 1.1题目要求 1 1.2设计思路 1 2.系统结构设计及分析 2 2.1分频模块 4 2.2消抖模块 6 2.3车牌显示模块 7 2.4计时模块 9 2.5费率器模块 11 2.6滚动模块 12 2.7译码模块 15 3.使用说明 17 4.心得与体会 18 参考文献 18 1.设计思路分析 1.1题目要求 实现一个模拟停车场管理系统,使用8位拨码开关表示车号,按键A按下一次表示该车进入停车场,同时数码管显示该车车号信息(3个数码管显示拨码开关对应的十进制数)及收费费率(位方便模拟,按1元/分钟);按键B按下一次表示该车从停车场出来,该车出来时用数码管显示的信息包括:3位车号、停车时间(2位小时数、两位分钟数)、3位停车费用。(数码管位数不够可采用滚动显示的方式) 1.2设计思路 分析题目要求,宜采用“模块法”的设计方法。(模块法——先用VHDL语言设计各个模块,将这些模块生成图形文件,在顶层文件中再调用这些图形。) 具体思路: 当一辆车进入停车场,按键A被按下:计时器开始计时,同时把该车的车牌号和费率送入数码管显示(3个数码管显示拨码开关对应的十进制数:采用BCD码转换的方法;费率显示采用输入设置,可以通过按键+1的方式设置从1~99的费率)。当车驶出停车场时,按键B被按下,此时计时器停止计时,并把计时时间送入数码管显示(2位小时数、两位分钟数),同时显示车牌号信息及停车费用(三位显示:停车费用=停车时间×费率)。由于数码管位数不够采用滚动显示的方式。 2.系统结构设计及分析 本系统主要包括以下八个模块:分频模块fpq,车牌BCD转换模块chepai,消抖模块xiaodou,计时模块jishi,费率模块feilvqi,计价器模块jjq,滚动模块gundong,译码器模块YMQ。先通过VHDL文本生成这些模块,再在顶层文件中调用这些模块。 系统的主程序流程图如图1所示。 图1.系统主程序流程图 系统的顶层文件,即为本系统的总原理图,如图2所示。 图2.系统总原理图 2.1分频模块 该模块对实验箱上的50MHz时钟进行分频,分成所需要的几种不同频率的时钟。分频的原理为:对50MHz时钟每来一个上升沿计一次数,当计数到一定值的时候,计数值清零并且让输出电平取反,根据计数值的不同可以得到不同的输出频率。在本设计中分频出0.1HZ,1HZ,100Hz,200Hz,500Hz的频率,以供不同的需要。 分频模块源程序:

您可能关注的文档

文档评论(0)

almm118 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档