EDA课程设计--拔河游戏机_精品.doc

  1. 1、本文档共17页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
EDA课程设计--拔河游戏机_精品

XXXXX学院 课 程 设 计 题 目:EDA拔河游戏机课程设计 作 者: XXX 专 业: 自动化 班 级: XXX 学 号: XXXXX 指导老师: XXX 2012年12月15日 主要内容、基本要求、主要参考资料等 主要内容: 电子拔河游戏机是一种能容纳甲乙双方参赛游戏电路。由一排发光二极管表示拔河的“电子绳”。由甲乙双方通过按纽开关使发光二极管向一方的终点延伸,当延伸到某方的最后一个发光二极管时, 则该方获胜,连续比赛多局以定胜负。基本要求:1、设计一个能进行拔河游戏的电路。 2、电路使用9个发光二极管,开机后只有中间一个发亮,此即拔河的中心点。 3、游戏双方各持一个按钮,迅速地、不断地按动,产生脉冲,谁按得快,亮点就向谁的方向移动,每按一次,亮点移动一次。 4、亮点移到任一方终端二极管时,这一方就获胜,此时双方按钮均无作用,输出保持,只有复位后才使亮点恢复到中心。 5、用数码管显示获胜者的盘数。 主要参考资料: [1] 潘松著.EDA技术实用教程(第二版). 北京:科学出版社,2005[2] 康华光主编电子技术基础 模拟部分 北京:高教出版社[3] 阎石主编数字电子技术基础 北京:高教出版社 图1. 拔河机游戏机框图 二、设计步骤和调试过程 1、总体设计电路 总体电路图和仿真图如图(25)所示,由仿真图可知,此电路设计无误,可以实现按动A、B两个按键时,分别产生两个脉冲信号,经整形后分别加到可逆计数器上,可逆计数器输出的代码经译码器译码后驱动电平指示灯点亮并产生位移,当亮点移到任何一方终端后,由于控制电路的作用,使这一状态被锁定,双方按键产生的输入脉冲不起作用。如按动复位键C,亮点又回到中点位置,再次按C键则比赛又可重新开始。 图2. 电路图 2、模块设计和相应模块程序 1.顶层文件 library IEEE; use IEEE.std_logic_1164.all; use IEEE.std_logic_unsigned.all; entity bahe is port( player1,player2:in std_logic; --玩家1,2输入 clk_in:in std_logic; --clk_in(1MHZ) reset:in std_logic; --重置键 row : out std_logic_vector(7 downto 0); col : out std_logic_vector(7 downto 0); led:out std_logic_vector(7 downto 0); --绳子 cats:out std_logic_vector(6 downto 0); --比分 q:out std_logic_vector(5 downto 0); --数码管控制 mus:out std_logic); --蜂鸣输出 end bahe; architecture body_bahe of bahe is --分频模块 component division port( clk_in:in std_logic; --1MHZ输入 clk_100,clk_5,clk_1:out std_logic);--100HZ,5Hz,1HZ end component; --计数模块 component count port( clk_1:in std_logic; --1HZ输入 sw:in std_logic; --状态开关 player1,player2:in std_logic; --选手输入 sum1,sum2:out std_logic_vector(4 downto 0)); --计数结果输出 end component; --比较模块 component cmp port( clk_100:in std_logic; --100hz clk_1:in std_logic; --1hz sw:out std_logic; --状态开关输出 reset:in std_logic; --重置 start:in std_logic; --开始 sum1,sum2:in std_logic_vector(4 downto 0);--计数结果输入 music_begin:o

您可能关注的文档

文档评论(0)

seunk + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档