晶片级封装WL.doc

晶片级封装(WL-CSP)基础本文详细讨论了Maxim的晶片级封装(WL-CSP)，其中包括：晶圆架构、卷带包装、PCB布局、安装及回流焊等问题。本文还按照IPC和JEDEC标准提供了可靠性测试数据。 注：最终用户及安装人员应该负责提供其行业标准要求设计和装配文件，行业标准文件包括(但不限于)以下内容： 概述 晶片级(WL)芯片封装(CSP)是一种可以使集成电路(IC)面向下贴装到印刷电路板(PCB)上的CSP封装技术，采用传统的SMT安装工艺。芯片焊盘通过独立的焊球直接焊接到PCB焊盘，不需要任何填充材料(图1)。WL-CSP技术与球栅阵列、引线型和基于层压成型的CSP封装技术不同，它没有绑定线或引出线。图1. 4 x 4 WL-CSP照片，减少了两个球栅阵列的位置，电路侧视图WL-CSP封装技术最根本的优点是IC到PCB之间的电感很小，第二个优点是缩小了封装尺寸并缩短了生产周期，提高了热传导性能。 WL-CSP结构 Maxim的WL-CSP球栅阵列是在硅晶片衬底上建立的封装内部互连结构。在晶片表面附上一层电介质重复钝化的聚合物薄膜。这层薄膜减轻了焊球连接处的机械压力并在管芯表面提供电气隔离。在聚合物薄膜内采用成相技术制作过孔，通过它实现与IC绑定盘的电气连接。WL-CSP焊球阵列是基于具有均匀栅距的矩形栅格排列。WL-CSP球阵列可以包含任意行(2至6)和任意列(2至6)数。焊球材料由顶标中A1位置的标示符表示(见图2中的顶标A1)。A1为光刻的双同心圆时，表示焊膏采用的是低熔点的SnPb；对于无铅焊膏，A1处采用加号表示。所有无铅WL-CSP产品底部的晶片迭层采用标准的聚合物薄膜保护层，该聚合物材料为硅片底部提供机械接触和UV光照保护。 WL-CSP球栅阵列设计和尺寸 Maxim的WL-CSP 0.5mm间隔的球栅阵列封装通常设计为2 x 2至6 x 6焊球矩阵(图2)，详细的WL-CSP尺寸图可从网站下载：Maxim封装图。根据特殊器件的设计要求，焊球阵列的也可能突破最大焊球数。图2. 传统的的WL-CSP封装外形图，6 x 6阵列 WL-CSP载带 参考文献： ANSI/EIA-481-1-A 8mm和12mm表贴元件卷带，用于自动处理流程。 EIA/IS-763裸片和晶片级封装包装带，8mm 12mm载带，用于自动处理流程。 IEC60286-3自动处理流程元件包装—第3章：表贴元件的载带包装。 Maxim的所有WL-CSP器件都以卷带(TR)形式供货，WL-CSP卷带要求基于EIA-481标准。关于卷带架构的详细信息，请参考： SMD卷带数据。该网页给出了封装图以及卷带封装表的链接，其中包括图4所示的WL-CSP封装图的参考定位。其它链接，链接到其它封装的卷带数据(PDF)，提供了其它封装的所有尺寸。 卷带的凹槽应该在元件周围提供足够的空间，以确保： 器件不会超出载带的上下任一个表面。 揭开封带时，元件不受任何机械力的约束，能从凹槽中垂直取出。 元件的旋转位置限制在±10°以内(见图3)。 最小半径R是体现包装带设计和材料机械弯曲特性的半径值。实际的卷带中轴半径必需大于最小值R。按照常规方向装有元件的卷带在弯曲半径大于最小值R时不会对载带和元件造成损害。用户应该对卷带在送料器和任意其它处理、运输、储存过程中的条件进行设置，使其弯曲半径总是大于最小值R。 条形码标志(如果需要)应该在载带与链轮齿孔相反的一侧，参见EIA556。 如果卷带凹槽的间隔为2.0mm，卷带可能无法合适地装进所有的送料器。 卷带包装里焊球朝下，包装带每一个凹槽的A1引脚方向保持一致。左上角有A1引脚位置的标记(图2)。 封带的总剥离力应该在0.1 N到1.0 N之间(标定刻度的读数为10克力到100克力)。拉力的方向应该与包装带移动的方向相反，封带与包装带成165°至180°角。在剥离的过程中卷带/封带的剥离速度应该是300mm ±10mm/分钟。 图3. 卷带内部允许CSP器件的最大旋转位置 WL-CSP封装的PCB安装流程及实施 参考文献： IPC-7094关于倒装芯片及裸片的设计和安装流程 PCB设计规则 参考文献： IPC-A-600可接受的印刷电路板。 IPC-6011关于印刷电路板的通用规格说明。 IPC-6012关于刚性印刷电路板的认证和规格说明。 IPC-6013关于柔性印刷电路板的认证和规格说明。 IPC-6016关于高密度内部互连(HDI)板层或电路板的认证和规格说明。 IPC-D-279关于表面贴装印刷电路板安装的可靠设计指南。 IPC-2221关于印刷电路板设计的通用标准。 IPC-2222关于刚性印刷电路板的组合设计标准。 IPC-2223关于