印制电路板PCB的电磁兼容设计ΔI.ppt

图 6-19 错误接地的例子 　　第1个例子(如图6-19(a)所示)是微处理器68HCII的2 MHz E时钟信号送到74HC00, 74HC00的另一个输出送回到微处理器的一个输入端。 两个芯片的距离较近, 可以使连接线尽量短。 但它们的地线连到了一根长地线的相反的两端, 结果使2 MHz时钟信号的回流绕了PCB整整一周, 其环路面积实际是线路板的面积。 实际上, 可从A到B连接一根短线, 使2 MHz时钟的谐波辐射减少15～20 dB, 如果使用地线网格, 可以进一步使辐射降低。  　　第2个例子(如图6-19(b)所示)是一个工作频率为400 kHz的功率MOSFET构成的开关电源, 瞬变时间为10 ns数量级, 因此开关波形的谐波分量超过了100 MHz。 去耦电容器距离开关管的距离有几个厘米, 结果在电源和地线之间形成了较大的环路。 在开关管和变压器的邻近设置一只 47 nF的射频去耦电容, 有效地减小了这个环路中的射频电流, 结果使10 MHz 以上的传导发射减小了20 dB。  　　表面安装技术能够有效地减小信号环路面积。 但为了充分发挥表面安装技术的优点, 应使用专门有一层地线面的多层板布线。 由于在双层板上使用表面安装技术仅能获得有限的改进, 因此在双层板中, 使用表面安装技术仅仅将整个板的尺寸减少了, 也就是将走线减少了。 而在多层板中, 信号环路面积明显减少。  　　4. 输入/输出地的结构 　　前面已指出, 为了减小电缆上的共模辐射, 需要对电缆采取滤波和屏蔽技术。 但不论滤波还是屏蔽都需要一个没有受到内部骚扰污染的干净地。 当地线不干净时, 滤波在高频时几乎没有作用, 除非在布线时就考虑这个问题, 一般这种干净地是不存在的。 干净地既可以是 PCB上的一个区域, 也可以是一块金属板。 所有输入/输出线的滤波和屏蔽层必须连到干净地上, 如图6-20所示。 干净地与内部的地线只能在一点相连。 这样可以避免内部信号电流流过干净地造成污染。  图 6-20 接口的地线 　　为了ESD防护的目的, 必须将电路地线连接到机壳上。 当电路地与机壳需要直流隔离 时, 可以使用一个10～100 nF的射频电容器连接。  　 绝对不要将数字电路的地线面与模拟电路地线面的区域重叠, 因为这样会使数字电路骚扰耦合进模拟电路。 数字地和模拟地可以在数/模转换器的部位单点连接。  　 直接与数字电路相连的接口应使用缓冲器, 以避免直接连到数字电路的地线上, 较理想的接口是光隔离器, 当然这会增加成本。 当不能提供隔离时, 可以使用以输入/输出地为参考点的缓冲芯片, 或者使用电阻或扼流圈缓冲, 并在线路板接口处使用电容滤波。  　　5. 地线布线规则 　　由于对所有的信号线都实现最佳地线布线是不可能的, 在设计时应重点考虑最重要的部分。 从EMI的角度考虑, 最重要的信号是高电流变化率(di/dt)信号, 如时钟线、 数据线、 大功率方波振荡器等。 从敏感度的角度考虑, 最重要的信号是前后沿触发输入电路、 时钟系统、 小信号模拟放大器等。 一旦将这些重要信号分离出来, 就可以把设计的重点放在这些电路上。  　　在产品设计过程中, 一个有效的工具是地线图。 这是一张关于设备中所有地线连接的图, 包括所有的地参考点和地路径(通过机箱、 电缆屏蔽层、 走线、 导线等)。 这张图中仅有地线, 其他电路可以简化。 在产品开发的整个过程中, 这张图的制作、 保存和实施都由指定的EMC设计师来执行。  6.3.4 多层印制电路板(PCB)的设计 　　对高速逻辑电路设计, 使用单面板或双面板都不能满足电磁兼容性要求时, 应该研究多层板的应用。 多层PCB设计中遇到的主要问题是电磁兼容设计。 在进行多层PCB设计时, 要考虑带宽和等效电路, 要强调的是: ① 用于电磁兼容设计的带宽与电子电路的不同； ② 绝不能用脉冲重复周期决定的频带作为印制电路板的电磁兼容设计带宽。  　　1. 电磁兼容设计的带宽 　　电磁兼容设计的频率范围在频域的情形是不成问题的。 除了基本频率外, 再考虑谐波因素, 通常取十倍频也就足够了。 但在数字电路中情形有些不同, 下面以数字时钟信号为例说明数字信号的基本频率特性。 时钟信号是解读数字信息的基础, 时钟信号应当是稳定的, 具有标准波形和严格的相位关系。 时钟电路的电磁兼容设计主要是保证在印制线条上传输的时钟信号不发生终端反射效应、 基本上没有传输延迟、 不对其他电路或器件造成串音干扰。 在进行时钟电路的电磁兼容设计之前, 我们必须对时钟信号的频谱特性进行分析。 时钟信号的标准波形如图6-21所示。  图 6-21 时钟信号的标准波形 　　这种等腰梯形的周