还说采样保持功能2011.doc

  1. 1、本文档共4页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
还说采样保持功能2011

还说采样保持功能 2011-06-20 09:57 话题:高性能的数据采集系 关键字:模拟器件、采样保持功能、间隙抖动和相位噪声 ? 图1:高性能的采样和保持功能 ? ? 图1显示了一个基本的高性能采样及保持放大器的简图。这个采样及保持功能在驱动高速模拟数字转换器的输入时是必须的。追踪模式到保持模式的转换与采样及保持放大器的操作是同样重要的。最基本的动态特性是指缓冲放大器迅速与保持电容断开的能力。这个短暂的时间间隔被称为“间隙时间”。保持电容的电压实际值是一个关于输入信号和零时间间隔导致的误差的函数,而这个误差会增加采样的不确定性。如果存在一个固定时间间隔的话,间隔时间的不确定性将使采样产生一个固定的时间延迟,因此会产生一个覆加于理想采样电压的固定的偏移电压。但是,除了间隙时间的不确定性,“间隙抖动”(指噪声或覆盖于内部开关时钟上的计时不准确性)也会增加采样信号的误差,引发整个系统信噪比的明显下降。因为在所有高效能的数据采集系统中都需要时钟信号(而且系统时钟噪声通常会累积和完善采样以及保持时钟信号),那么时钟的特性必须通过掌握时钟信号的空隙抖动(以及相关的相位噪声频谱)才能得到解决。接下来,然我们看一下间隙抖动和相位噪声框图。 ? 图2 间隙抖动导致的电压误差 ? ? 如果我们假设正弦输入信号输入到采样并且保持Vin=Va x sin(2π x fin x t),那么信号转换速率的最大输出功率值为dVin/dt= (2π x Va x fin)/√2。这个结果意味着采样时间的任何一个变化将会导致采样电压的变化(dVin)(见图2)。将最坏情况下的采样时间的变化定义为间隙抖动,并且将最坏情况下输出功率定义为电压误差,(从上面的转换速率方程中)就会得到这个简单的表达式: Verror_rms= (2π x Va x fin x Tjitter)/√2.如果我们将时间抖动产生的电压误差认作此系统的噪声源,并且将电压误差划分为全部采集信号的输出功率值,高性能数据采集系统的合成信噪比是根据下面的公式推导出来的:SNR=20log(1/(2π x fin x Tjitter) (在信噪比计算中,Va 和 √2相互抵消)。根据输入信号频率和间隙抖动,这个简化的方程式可以用于评价理论信噪比的准确与否。 ? 间隙抖动引发噪声误差,当噪声误差与此系统理论上的量化噪声(由信噪比=20log√1.5 x 2n的ADC的位分辨率定义的)相比时,在整个系统水平性能上,噪声误差实际上是主导性因素。例如,提供一个SNR=20log√1.5 x 212 =74 dB的12位数据采集系统,然后74dB的等效SNR是根据间隙抖动计算出的并且fin=20Mhz,这个等效SNR将只需要一个1.6psec的采样和保持时钟的所有累积间隙抖动的输出功率值!量化电压误差(根据数模转换器分辨率计算出来的)以及间隙抖动产生的电压误差可以共同提供此系统的总误差(不包括其他噪声源,例如:放大器噪声等。) ? 因此,“间隙抖动”就是指时间域中的噪声或计时不确定性,并覆加于内部开关时钟,增加采样信号误差,引发整个系统信噪比的明显下降。也可以将间隙抖动描述为:,实测时钟周期与相位域中理想时钟周期之间的时差。伴随着持续的不确定性误差,对时钟信号的持续应用和理解可以被简单地描述为相位噪声(见图3).相位噪声仅仅是时钟信号的功率频谱。由于相位噪声(时钟周期的不确定性)被基本信号覆盖,基频附近的旁波瓣便表现为功率和相应的电压误差。如果用图四中的技巧移除基本信号,那么时钟信号的相位噪声可以通过频谱分析仪来测量。dB/√Hz的功率可以被测量,然后转换到带宽的电压,产生整个系统的理论噪声下限。 ? a)相移噪声/间隙抖动 ? b)相移噪声频谱 图3 时钟周期相位抖动及其生成的频谱 ? 图4 相位噪声测量 ? ? 因此,当设计一个高性能(高频)数据采集系统时,至少要认识到,时序抖动和相位噪声最终将成为整个系统分辨率和精确度的限制性因素。准确设计时钟配电系统以及限定时钟源对系统性能都是至关重要的。了解和测量系统内部的时间抖动和相位噪声需要显著表征以使这些标准不再决定整个系统误差。谨记,(在时域和相位域中)保证累积计时抖动低于2 psec十分困难而且需要系统级的折中方案,这将是非常复杂并且昂贵的。只应用一些简单的方程式,不对出现的抖动和相位噪声一惊一乍的,也会对大家进行整个系统的设计有很大帮助。 ?

文档评论(0)

xcs88858 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

版权声明书
用户编号:8130065136000003

1亿VIP精品文档

相关文档