32位微机原理西工大第三版第2讲.ppt

微机原理与接口技术－－基于IA-32处理器和32位汇编语言·第4版 第1章 微型计算机系统 第 2 章IA-32位 CPU 2.1 CPU的基本结构 2.2 寄存器 2.3 指令流水线操作 2.1 处理器功能结构 从应用角度看到的处理器内部结构 2.1.1 处理器基本结构 算术逻辑单元 寄存器 指令处理单元 1. 算术逻辑单元ALU 计算机的运算器，负责处理器所能进行的各种运算，主要就是算术运算和逻辑运算 累加器结构的处理器 累加器（Accumulator） 提供一个操作数 保存运算结果 标志（Flag）寄存器 反映运算结果的辅助信息 例如:有无进借位、是否为零、是否为负等 也称为程序状态字（PSW） 2. 寄存器（Register） 处理器内部需要高速存储单元，用于暂时存放程序执行过程中的代码和数据 透明寄存器 对应用人员不可见、不能直接控制的寄存器 可编程（Programmable）寄存器 具有引用名称、供编程使用 通用寄存器 数量较多、使用频度较高，具有多种用途 专用寄存器 只用于特定目的 3. 指令处理单元 处理器的控制单元，它控制指令的执行和信息的传输 指令执行的过程 取指：指令处理单元将指令从主存取出，并通过总线传输到处理器内部的指令寄存器 译码：指令处理单元通过指令译码电路获得该指令的功能 执行：指令处理单元的时序和控制逻辑按一定的时间顺序发出和接收相应信号，完成指令所要求的操作 2.1.2 8086的功能结构 1. 总线接口单元和执行单元 总线接口单元 指令队列、指令指针、段寄存器、地址加法器和总线控制逻辑 管理与系统总线的接口，负责对存储器和外设访问 执行单元 ALU、通用寄存器、标志寄存器和控制电路 负责指令译码、数据运算和指令执行 指令执行的两个主要阶段：取指和执行 取指：从主存取出指令代码进入指令队列 执行：译码指令、并发出有关控制信号实现指令功能 2. 指令预取（Prefetch） 8086处理器的指令读取，实际上是指令预取 8086处理器维护着长度为6个字节的指令队列 EU单元译码、执行指令，同时BIU单元读取后续指令 BIU和EU两个单元相互独立，可以并行操作 最简单的指令流水线技术 节省许多取指时间，提高了工作效率 程序转移将使预取指令作废，降低了效率 8088的指令执行过程 2.1.3 80386的功能结构 总线接口单元：为处理器提供同外部的接口 指令预取单元：先行读取指令 指令译码单元：从预取队列中取来指令，译码成微指令代码 执行单元：ALU、乘法器、除法器和移位器等 分段单元：逻辑地址变换成线性地址 分页单元：将线性地址变换成物理地址 80386的功能结构 80486 80486＝80386＋80387＋8KB Cache 集成浮点处理单元FPU 8086/8088：8087，80286：80287，80386：80387 具有片上高速缓冲存储器(L1 Cache) 微处理器与主存之间速度很快但容量较小的存储器 用于提高整个存储器系统的存取速度 融合RISC的技术的CISC 指令流水线 指令执行划分成多个步骤在多个部件中独立地进行 多条指令可以在不同的执行阶段同时进行 时钟倍频思想 80486基本构成 2.1.1 80486内部结构逻辑图 2.1.1 80486内部基本结构 1. 总线接口部件 担任内部总线与外部总线的联系。在内部控制总线信号控制下，把内部数据总线上的数据送上（外部）地址总线，或与外部数据总线的某些位交换数据，并产生相应的外部控制信号。 2. 高速缓存部件 用于减少对内存的访问次数，减少程序运行时间。386机型中该部件在CPU外部。Pentuim机型中，CPU内部设有两个高速缓存部件，一个用于程序缓存，称为程序缓存器；另一个用于对操作数据的缓存，称为数据缓存器。 2.1.1 80486内部基本结构 3. 指令预取部件 对代码做取入、排队分析、分解等译码的前期准备工作。利用总线空闲周期把后续指令取入，放置在指令队列中，预处理后供译码部件使用，避免了译码部件因总线忙碌不能及时取入后续指令而暂时停机的可能性。 4. 指令译码部件 对指令译码。把指令的含义转换成相应的内部控制总线信号，指挥各部件协同工作。 2.1.1 80486内部基本结构 5. 浮点数部件 完成浮点数运算、双精度运算等执行部件不擅长的数学运算任务。遇到这类指令时，执行部件暂时停止工作，把数据交给浮点数部件处理，待浮点数部件回送完成运算结束后，执行部件继续运行。80386系列CPU中，该部件由片外的运算协处理器80387或80287担任。 6. 执行部件 完成一般算术运算、逻辑运算、及数据传送等任务。大部分指令所要求的操作都由该部件完成，它的状态被保存在标志寄存器中。它是CPU的核心部件。 2.