有哪些信誉好的足球投注网站- 1、本文档共50页，可阅读全部内容。
- 2、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
EDA综合与仿真演示教学.ppt
浙江大学交通工程研究所 fsm example（2） netlist 算术运算单元的综合 工艺库 约束条件（1） 面积约束： 1） 面积与性能之间存在折衷 2）采用基于标准单元库综合设计时，通常设定面积为最小 约束条件（2） 时钟条件 约束条件（3） 输入延迟设定 Timing andSynthesis * * Timing and Synthesis 王云峰 yunfengwang@xmu.edu.cn 厦门大学现代电路与系统技术研究所 元件延迟 同步电路的时序 关键路径：延迟最大的路径 关键路径决定了芯片的最大工作频率 时序检测 为了保证寄存器能正确的工作，需要进行建立（setup）时间检测和 保持（hold）时间检测 什么是综合 synthesis synthesis 输入：电路描述（.v文件） 目标库 （器件选择） 约束 （FPGA可缺省） 输出：门级网表 时延文件:SDF（standard delay format）文件 综合的抽象层次 RTL级综合 行为级综合（1） 行为级综合（2） 加法器延迟5ns，系统时钟6ns时综合的结果 行为级综合（3） 加法器延迟5ns，系统时钟11ns时综合的结果 综合过程 Synthesizable verilog Subset Synthesizable Verilog Verilog Use this to write testbenches for behavioral simulation Use this to make hardware in FPGA Always 语句的综合（1） Always 语句（2） If语句的综合（1） If语句的综合（2） If语句的综合（3） Case语句的综合（1） Case语句的综合（2） Case语句的综合（3） 避免latch的方法(1) 避免latch的方法(2) Case 综合（4） Casex语句综合 For 语句综合 fsm example（1） netlist * * Timing andSynthesis * *
文档评论（0）