双口ram读写正确性自动测试的有限状态机控制器设计方法.pdf

第26卷第4期 广西科技大学学报 V01．26No．4 2015年12月 0F SCIENCE Dec．2015 JOURNALGUANGXIUNIVERSI’I’Y0F ANDTECHNOLOGY 文章编号2095—7335(2015)04—0036—06 ki．cn45—1395，t．2015．04．008 DOI：10．1637／j．cn 双口RAM读写正确性自动测试的 有限状态机控制器设计方法 任 杰，李克俭+，潘绍明，蔡启仲 (广西科技大学电气与信息工程学院，广西柳州545006) 摘要：通信错误将会造成小型PLC系统运行异常．双口RAM是系统中ARM与FPGA通信的桥梁．为了自动测试双 口RAM的读写正确性．提出一种对双口RAM的读写正确性进行自动测试的有限状态机控制器的设计思路，设计有 3种读双口RAM存储单元内容的方式．10组测试数据可供选择，建立了3种状态的有限状态机，确定了状态间的转 换条件；状态机在读状态时，能够从B口读出数据通过LED灯显示，同时允许ARM高速读取A口数据并与所选择 的测试数据进行比较．应用Verilog硬件描述语言编程设计了FPGA硬连接电路，经综合仿真测试，有限状态机能够自 动有效地完成测试功能。展示出操作便利特点，提高了测试效率． 关键词：双口RAM测试；有限状态机；状态转换；综合仿真 中图分类号：7rP332文献标志码：A 0 引言 制器体系结构的重要部分．ARM作为主控模块将编译后的指令写入双口RAM中的指令区，写入完成后通 知从机FPGA执行．FPGA作为从机模块按照顺序读取指令区的指令执行，执行完毕后将结果写入双口 RAM的结果区再由主控制器读回．为了保证正确运行系统，需要确保双口RAM读／写功能的正确性． 有限状态机是包含有限个状态的概念化机器，很多系统由状态的变化推进．一般有3种定义有限状态 机的方法；状态转换图。状态图和状态转换表…．存与状态高度相关的系统中，这些表示法有助于提供一种 视角来帮助理解系统的结构及复杂度．传统设计方法中需要分配状态、化简次态方程等步骤，但是利用 Verilog硬件描述语言可以使整个流程变轻松口]． 硬件描述语言编程设计FPGA硬连接电路，设计了读、写、空3种状态的有限状态机，确定了状态问的转换 条件．经综合仿真测试．有限状态机能够自动有效的完成测试功能，操作便利，提高了测试效率． 1有限状态机控制器的功能分析 为了达到自动测试和测试数据完备性、测试双口RAM读写数据的可靠性，设计的有限状态机控制器 要达到如下主要基本功能： 1)能够设置较为完备的10组测试数据，每次用按键选择一组测试数据，包括从双口RAM的一个端口 对每个存储单元写入0，或写入l；或按照地址单元顺序写人0直到最大值，或倒序写入；以及多种情况下 的数据写入。尤其对于每个字节的每一位由p1，或1卅状态写入读出的准确性测试；能够自动的按照 收稿日期：2015—09一07 基金项目：广西自然科学基金项目(2014GxNsFAAll8392)；J、西教育厅科研项目(YB2014209)资助． ’通信作者：李克俭，教授，高级T程师，研究方向：电力电子技术与自动化装置，E—mail：lijian6262@126．com 万方数据 第4期 任杰等：双口RAM读写正确性自动测试的有限状态机控制器设计方法 37 存储单元的地址反复读出其数据，测试其可靠性； 数据，然后比较分析，判断是否出错； 3)从双口RAM的B端口写入待测试的数据，从B端口读出数据，然后比较分析，判断是否出错； 4)状态机能够按照双口RAM的地址顺序和一组测试数据序列自动完成写入和按照双口RAM的地址 该组测试数据． 2电路设计 按照有限状态机控制器的基本功能要求，设计的有限状态机控制器的读／写控制电路由6个模块构 成：双口RAM封装模块、状态机模块、定时模块、按键触发模块、复位模块、锁存器模块6个模块FPGA的 内部控制总线．