数字系统设计与PLD实际应用第二章.ppt

第二章 数字系统的算法设计与硬件实现;2.1 算法设计 概述 考虑的主要因素 逻辑功能 非逻辑指标(速度、功耗、成本等〕;2. 硬件实现对算法设计的影响 中小规模通用器件: 要求电路尽可能简单; PLD: 硬件资源丰富,不一定按最小化设计, 可以提高设计效率和电路性能为目标. ASIC: 需兼顾最简与设计效率(重用)两个方面.;i = n;3. 划分法 将复合运算划分成简单运算, 从而得到算法。 例2-4:设计运算电路 z = (a-b)(c+d);4. 解析法 利用“数值分析”方法, 将复杂的数学运算分解成一系列简单运算的迭代, 从而得到算法。 例2-5: 设计运算电路 y = x;5. 综合法 ?? 综合法就是把上述几种推导算法的方法组合起来应用。 例2-6: 试设计一个倒数变换器，求数A的倒数1/A的近似值Z。A的数值为 1/2≤A 1,要求变换结果满足 |Z-1/A| ≤ 10-4; 根据解析式，进而采用划分法，把较复杂的算法分解为相乘、相减、比较等简单的子运算，从而得出相应的算法。;例2-7:四位二进制乘法器的算法设计。;例2-7:四位二进制乘法器的算法设计。;2.2 算法结构;二.并行算法结构 ?? 其特点是：执行算法的同一时间有多于一条路径在进行运算，而这些同时执行的运算与操作之间几乎没有依赖关系。;三.流水线算法结构 ?? 流水线算法结构仅适用于连续输入的数据流。其特点是：把整个运算过程分解成若干段，系统在同一时间可对先后输入的数据流元素进行不同段的运算。; 在流水线算法结构中，如果待处理数据的连续输入的数据流含有n个元素，每个数据元素完成算法流程需经历L段，而每段平均时间为Δ，则所需的运算时间为 T = L*Δ+(n-1)*Δ;2.3 硬件实现概述 （1）用市售标准的SSI、MSI和LSI构成,这是最经典的方法。（2）将整个系统配置在一片或数片PLD芯片内, 特点是价廉、运行速度高、体积小、易于修改设计等。（3）研制相应的ASIC，构成单片系统, 在大批量产品中,应用愈来愈多。 （4）以微控制器(嵌入式CPU、DSP、单片机等〕为核心、辅以必要的辅助器件，在软件控制下实现系统功能。特点是价格便宜，实现方便，适用于处理速度要求不高的场合，也得到广泛应用。;2.4 数据处理单元设计 器件选择;（2）物理因素 a. 器件的温度范围 b. 工作电源的电压范围 （3）经济因素(成本) 包括设计成本、制造成本、维护成本和运行成本等。;二. 设计步骤 1、组成数据处理单元逻辑框图 ?? 根据系统算法和结构选择方案，用抽象的逻辑模块组成数据处理单元逻辑框图。 ;三. 设计举例 例2-8: 按照本章例2-6所设计的倒数变换器算法流程图，设计其数据处理单元。; 为实现倒数变换器各子运算，需要5个存储器，且应分别由相应的控制信号管理，它们是： ?? a. A（16 bit），存储待变换数据ARG, 实现A←ARG。?? b. E（16 bit），存储规定误差数据ERR，实现E←ERR/2。?? c. Z（16 bit），存储变换结果Z。实现Z←1 或 Z←（Y×Z）。?? d. W（16 bit），存放运算的中间结果（A×Z），实现 W←（A×Z）。 ?? e. Y（16 bit），存放中间结果（2-A×Z）数据，实现 Y←（2-A×Z）。 ;(2) 运算器的选择 ?? 倒数变换器算法流程图中，包括三种子运算：乘法运算、减法运算和比较运算。为此，运算器和相应的控制信号作如下选择和规定： ?? a. 乘法器MUL。?? b. 减法器SUB1。?? c. 减法器SUB2。?? d. 比较器COMP。 ?? 由此，可得数据处理单元的逻辑框图.;第二步 导出数据处理单元的逻辑电路图。 ?? 根据上述逻辑框图，选择实现数据处理单元各模块的具体器件,即得数据处理单元的逻辑电路图.;第三步 确定控制信号的时序 ?? 在画出数据处理单元逻辑电路图的基础上，列出数据处理单元所需的控制信号的时序表.;例2-9: 试设计四位乘法器的数据处理单元.;乘法器数据处理单元的逻辑框图;乘法器数据处理单元的逻辑电路图;数据处理单元所需的控制信号及其时序;数据处理单元所需的控制信号及其时序;2.5 控制单元的设计 一. 系统控制方式 ?? 系统控制的实质是控制系统中的数据处理单元以预定的时序进行工作。 控制方式有三种类型：集中控制、分散控制和半集中控制.;2、分散控制 ?? 系统中没有统一的控制器，全部控制功能分散在各个子运算器中完成，称作分散控制型。;3、半集中控制 ?? 系统中