《集成电子技术》_通用阵列逻辑GAL.pptVIP

* HIT集成电子技术电子教案------通用阵列逻辑GAL 12.5 通用阵列逻辑GAL 12.5.1 概述 12.5.2 GAL的结构 12.5.2 GAL编程简述 12.5.1 概述 通用可编程器件（GAL）的结构和PAL基本一样，但GAL在输出端增加了通用结构输出逻辑宏单元（OLMC）。若想改变输出方式，通过软件对其编程即可实现，而不必像PAL那样必须进行硬件的改变，这给设计者带来很大方便。使用过程中，一种GAL器件可以替代相同管脚数的所有PAL器件。 另外GAL存储单元采用电可重复擦除改写的器件。写入的数据可保存二十年，另外器件还有加密功能，电子标签等特点。支持的软件也简单容易学，所以GAL器件的应用范围越来越广泛。 目前常用的几种GAL器件如表12.5.1所示，通常GAL指前二种，下面以GAL16V8为例说明器件的结构和工作情况。 表 12 .5.1 GAL 器件 器件名称 与阵列规模 （乘积项 ′ 输入项 ） OLMC 数 （最大输出数） 特点 GAL16V8 GAL20V8 GAL39V18 iSP GAL 16V8 64 32 64 40 64 78 64 32 8 8 10 8 普通型 普通型 与阵列和或阵 列都 可编程 在系统可编程逻辑器件 12.5.2 GAL的结构 图12.05.01所示为GAL16V8的管脚图，从中可见GAL16V8有20个管脚，含义如下：10、20管脚分别为地(GND)和电源(VCC)，1脚为时序电路时钟端，11脚为使能端，有16个输入端，分别为2～9、12～19管脚，其中12～19管脚是I/O端口，既可当输入，又可当输出。 图12.05.01 GAL16V8管脚图 GND VCC CP EN I/O IN 图12.5.2为其逻辑电路图从图中可见GAL16V8与阵列为编程阵列，共 64行，分成８组，每组八个与项；32列，由互补输出的八个输入缓冲器和八个反馈缓冲器产生。 另一半略 图12.05.02 GAL16V8逻辑电路图 GAL16V8的八个输出端，各对应一个输出逻辑宏单元OLMC（系Output Logic Macro Cell的缩写）结构，通过四个数据选择器的不同工作方式来实现不同电路的组合，它们的连接方式见图12.05.03 。 1. G1是具有八个输入端的或门，其中有一个输入端接到PTMUX。输入端来自与阵列。 图12.05.03 GAL16V8输出逻辑宏OLMC的结构 2. PTMUX是乘积项数据选择器也是2选1数据选择器，它根据结构控制AC0和AC1（n）的状态决定来自与逻辑阵列的第一乘积项是否作为或门的一个输入。当G1输出为1时，第一乘积项经过PTMUX加到或门的输入；而G1输出为0时，第一乘积项不作为或门的一个输入。下脚（n）代表器件的某一个引脚号。 3. G2是异或门，其作用是将或门输出与XOR(n)端进行异或运算，将结果送到D触发器。 4. TSMUX是三态数据选择器，它的作用是通过AC0和AC1（n）的状态控制三态门G5的输出，其关系见下表12.5.2。 5. OMUX是输出数据选择器，它受AC0、AC1(n）经或非门G4的控制。当G4输出为0时，OMUX将G2的输出送到G5，当G4输出为1时，OMUX将D触发器的Q端输出送到G5。 6. FMUX是反馈数据选择器，它除了受AC0、AC1（n）的控制外，还受邻近OLMC的AC1(m)的控制。它们的关系见表12.5.3。 ? ? ? 表12.5.3 FMUX的输出与三个结构控制状态的关系 7. 结构控制字阵列，共82位，每位的定义如图12.05.04所示，其中n代表管脚号，结构控制字很重要，它的状态直接决定了编程结果。结构控制字的内容由下节介绍的GAL编程软件经编译自动生成。 图 12.05.04 GAL16V8结构控制字 GAL16V8的结构控制字可用于电子标签记事、加密、擦除单元等。 32位乘积 项禁止 4位 XOR ( n ) 1位 SYN 8位 15 14 13 12 、 、 、 = n 19 ~ 12 = n 19 18 17 16 、 、 、 = n PT 0 PT 63 ~ PT 31 ~ PT 32 ） （ n AC 1 0 AC 32位乘积 项禁止 4位 XOR( n ) 1 位 82 位 如图12.05.05所示行 地址影射图。其中的电 子标签(ES)起“记事薄” 的作用，用来存储