实验五理论(一)VHDL语言程序结构与实体.pptVIP

一般来说，一个完整的VHDL程序通常包括5个部分： 实体说明（Entity Declaration）；(基本组成部分) 结构体（Architecture Body）； (基本组成部分) 库（Library）； 程序包（Package）； 配置（Configuration）。 一、VHDL程序组成 对于VHDL的编译器和综合器来说，程序文字的大小写不加区分。 为了使程序结构清晰，易于阅读和调试，书写和输入程序时，使用层次缩进格式，同一层次的语句对齐，底层次的语句较高层次的语句缩进两个字符。 程序中的注释使用双横线“--”。在VHDL程序的任何一行中，双横线“--”后的文字都不参加编译和综合。 相关约定 二、VHDL的基本结构 ENTITY nand_2 IS --定义一个实体 PORT( a, b: IN STD_LOGIC; y: OUT STD_LOGIC); --描述输入输出信号 END nand_2; LIBRARY IEEE; --IEEE库说明 USE IEEE.STD_Logic_1164.ALL; --自定义元件库 ARCHITECTURE rtl OF nand_2 IS BEGIN --结构体说明 y=NOT(a AND b); END rtl; 1.LIBRARY定义区 2.USE 定义区 ＊3.ENTITY定义区 ＊4.ARCHITECTURE定义区 声明库名 5.CONFIGURATION定义区 声明程序包名 定义电路实体的外观:I/O接口的规格 描述电路内部的逻辑功能 决定哪一个architecture被使用 1. VHDL基本结构图 LIBRARY 库名; －－库 USE 库名.程序包名; －－程序包 ENTITY 实体名 IS －－实体 PORT(……); END 实体名; ARCHITECTURE 结构体名 OF 实体名 IS－－结构体 Begin （………） END 结构体名; 2、VHDL源文件基本格式 三. 实体说明 功能：描述设计模块的输入/输出信号或引脚，并给出设计模块与外界的接口。实体类似一个“黑盒”，实体描述了“黑盒”的输入输出口。 格式： ENTITY 实体名 IS [GENERIC（类属表）；] [PORT（端口表）；] END [ENTITY] [实体名]; 实 体 名 实体名实际上是器件名，最好根据相应的电路功能确定。如4位2进制计数器用counter4b；8位加法器用add8b；3/8译码器用ym_38。 实体名必须与文件名相同，否则无法编译。 实体名不能用工具库中定义好的元件名。 实体名不能用中文，也不能用数字开头。 类 属 表 类属表：用以将（实体以外的）信息参数传递到实体。 类属表的一般格式为： GENERIC（常数名：数据类型[：=设定值]; [常数名：数据类型[：=设定值] ]）; GENERIC (awidth : INTEGER:=3; timex: time ); 其中：常数名由设计者确定；数据类型通常取INTEGER或time等；在表中提供时间参数、总线宽度等信息。