简易逻辑分析仪作品解析.ppt

电子与信息工程系 罗 杰 参考文献： 三、逻辑分析仪的主要工作方式 １.数据的采集方式——在时钟跳变沿处获取数据 “触发”源于示波器，但逻辑状态分析仪是采用数据字触发。一旦触发，则对数据流中对分析有意义的一组数据（即数据块）进行采集并在CRT上显示，即在数据流中开一个观察窗口（Window）。这个窗口中的全部数据叫一个跟踪（Trace）。因此，触发用来决定跟踪在数据中的位置。 逻辑状态分析仪采用“字识别”触发，即将输入的数据字与操作者预置的特定字相比较，若吻合便产生一次触发。特征字（触发字）由仪器面板上的“触发字选择”来设定预置。（事件触发类似）。 逻辑状态分析仪的触发方式很多，但最基本的触发方式有三种：始端触发（开始触发）、终端触发（终止触发）、延迟触发。 (3) 如 ，则电子束同时受两对偏转板电场力的作用，光点沿X轴、Y轴合成方向运动，其轨迹为一斜线，如图4所示。 (3) 如 ，则电子束同时受两对偏转板电场力的作用，光点沿X轴、Y轴合成方向运动，其轨迹为一斜线，如图4所示。 六、系统总体设计方案 六、系统总体设计方案 六、系统总体设计方案 数字式可编程的放大电路 — DAC 数字式可编程的放大电路 — DAC 7.3 数据存储模块 题目要求示波器上显示8路波形（即行数Z=8），每行位数m1=20 bits，即每页存储深度： 可以利用FPGA（例如Cyclone 1C3）内部的双口RAM来实现，存储容量可以扩展为100字节或更多。 控制电路设计（略） 7.3 数据存储模块 7.4 显示驱动电路 7.5 触发控制电路 软件设计 软件设计 软件设计 谢 谢 ！ 7.1 “8位数字信号发生器”设计 题目要求序列时钟频率为100Hz，TTL电平输出，因此设计方案有两种： （1）用一片单片机实现了8位数字信号发生器的功能，用开关进行循环字的预置，以软件实现循环移位。 （2）用CPLD或中规模集成的移位寄存器实现，但效果均不如单片机方案灵活方便，性价比较低。 七、主要单元电路的分析与设计 7.1 “8位数字信号发生器”设计 7.2 输入信号调理电路设计 题目要求：输入阻抗大于50kΩ，其逻辑信号门限电压可在0.25~4V范围内按16级变化。也即起始电压 a1=0.25V，末尾电压 a16=4V，根据等差数列理论，其步长为 输入信号经过一个跟随器，然后送到一个可调门限电压的电压比较器（MAX912），并输出TTL电平信号。 因此，对应的16级逻辑门限电压依次为：0.25V、0.5V、…… 3.75V、4.00V。 当VREF=5V时， 改变输入的数字量（ NB）即可改变衰减器的衰减倍数。 当步长为0.25V ，其数字量的步长△NB =12。 将存储器的读、写分离，在将数据写入SRAM时可采用较高频率的时钟（采样时钟），而读SRAM数据时可采用不同于采样时钟频率的串行频率时钟读出数据。 包括：锯齿波扫描、输入信号扫描、Z轴的显示控制。 屏幕上要显示8路波形，因此外部D/A必须分时复用。但为了避免回扫线对显示效果的影响，X轴输入与Y轴输入必须保持严格同步，而且DAC还必须具备足够快的转换速率。 示波器的Z轴具有亮度调节功能，通过控制Z轴的输入电压来实现触发位置的标定和回扫线的消隐。当Z轴输入电压为0V左右时，示波器显示正常波形；当Z轴输入电压为5V左右时，示波器显示灰暗波形；当Z轴输入电压为10V左右时，示波器显示全灭。 利用FPGA直接控制Z轴，而FPGA的I/O输出电压为0～3.3V，必须在外面必须附加驱动电路。驱动电路可以采用D/A的方式，但Z轴对小范围的连续电压输入并不敏感，因此我们直接利用比较器和模拟开关，实现对时间轴任意位置的亮、暗、灭三级标定，电路如图4所示。 （待完善） 1. 系统软件主程序设计 2. 示波器显示控制流程 * 逻辑分析仪的原理与设计探讨 2008年7月 逻辑分析仪的原理与设计探讨 1. 谢自美主编.电子线路综合设计.武汉：华中科技大学出版社，2006年. 2. 林占江编著.电子测量技术（第2版）.北京：电子工业出版社，2007年. 一、逻辑分析仪简介 二、逻辑分析仪的基本组成及工作过程 四、示波器显示波形的原理 五、2003年赛题 — 简易逻辑分析仪（D题）题目 六、系统总体设计方案 七、主要单元电路的分析与设计 三、逻辑分析仪的主要工作方式 逻辑分析仪的原理与设计探讨 一、逻辑分析仪（Logic Analyzer）简介 逻辑分析仪是