课件：Soc集成电路设计概论(完整版).ppt

绪论半个多世纪以来,计算机发展;名词解释处理器：CPU (Ce;目前计算机与超大规模集成电路技;SoC可以充分利用已往的设计积;与此同时，制约未来集成电路工业;所以尽快开展面向SoC的新一代;据有关报道，在今天的美国社会如;1 何谓SoC 在多年的争论;这样的定义决定了SoC的设计必;其次，深亚微米工艺提出的诸多挑;第三，单个芯片要处理的信息量和;第四，采用嵌入式CPU或DSP;1．未来的SoC功能非常复杂，;3．相当多的应用系统软件或中间;最后，采用第三方的IP核是So;1.1 SoC设计方法 SoC;无标题;人们只能模糊在感到这个新生的理;1.2 SoC技术 第一个内容;第二个内容是IP核的设计和使用;第三个内容是深亚微米集成电路设;2 SoC研究内容 SoC设计;2.1 总线架构技术总线结构及;2.2 IP核可复用技术 I;2.3 可靠性设计技术 SoC;2.4 软硬件协同设计技术 由;2.5 芯片综合/时序分析技术;2.6 SoC验证技术 主要分;2.7 可测性/可调试性设计技;2.8 低功耗设计技术 低功耗;2.9 新型电路实现技术 由于;2.10 嵌入式软件移植/开发;3. SoC分类 SoC产品和;在国际上,基于x86 SoC的;国内SoC研制开发者主要基于M;3.1 CSoC技术特点CSo;目前学术界对可动态重构的高效处;3.2 SoPC技术特点SoP;除了上述特点外,还涉及目前已引;3.3 ASIC SoC技术特;ASIC SoC一般是基于IP;目前SoC总线架构有很多种,如;4. SoC技术发展方向SoC;4.1 计算机学科提升SoC技;计算机领域的总线架构技术、算法;4.2 SoC推动计算机体系结;现在SoC市场上基本以中低档的;4.3 SoC开创了交叉学科发;系统集成最大的优势在于继承和发;SoC的技术发展趋势将是SoC;5 SoC设计流程用SoC技;5.1 功能设计阶段 设计目标;5.2 设计描述和行为级验证功;决定模块之后，可以用VHDL或;5.3 逻辑综合确定设计描述正;5.4 门级验证（Gate-L;5.5 布局和布线布局指将设计;ESL—算法设计 —接口定;5.6 统一建模语言UML?U;5.7 项目开发：项目启动--;5.7 项目开发：项目启动--;一个组织（Organizati;为了将一个组织和它具体实现的物;业务需求中最基本的不可分割的业;5.8 项目开发：业务建模--;5.8 项目开发：业务建模--;5.8 项目开发：业务建模--;5.8 项目开发：业务建模--;5.8 项目开发：业务建模--;5.8 项目开发：业务建模封装;5.9 项目开发：系统建模改进;5.9 项目开发：系统建模确定;5.9 项目开发：系统建模确定;5.9 项目开发：系统建模确定;5.9 项目开发：系统建模确定;5.9 项目开发：系统建模确定;5.10 项目开发：结构分析类;5.11 项目开发：架构--存;5.12 项目开发：状态机对象;状态的一大特性就是转化。状态不;玩家所扮演的小人存在三种状态：;状态机图上的转换条件，即图中数;描述直观形象、易读易懂易构成性;5.12.1 状态机设计有限状;2) 状态化简如果在状态转换图;4）状态机选型： Mealy型;5.12.2 一个例子设计电路;该电路必须“记忆”3位连续输入;第二步：状态简化状态等价条件：;两个状态输出不同则为不等价状态;H状态与其它各状态均不等价，则;D状态与其它状态均不等价，隐含;把（ACEG）合并为状态a，（;第三步：状态编码一般有热独(O;第五步：HDL代码描述本例采用;process (curren;process(curren_;5.13 项目开发：时序图时;时序图的问题：要将模块的所有功;5.13.1 时序图到状态机时;例2　异步静态RAM读时序;异步静态RAM写时序;从上面两张时序图中可以分析出，;经上述分析，静态RAM读写时序;6 IP核的复用在SoC中进行;6.1 IP复用概念的产生专用;上世纪八十年代后期，ASIC公;新生的ASIC公司和系统公司均;6.2 IP复用的技术方法原始;为了满足客户的上市时间要求，厂;这一例子表明，成功的IP复用并;业界必须为IP产品提供各种实施;IP的授权者也应尽其所能。他们;受其开发任务和商业模式的限制，;7 如何为SoC设计选择IP;7.1 软核与硬核的对比 7.;然而，如果性能目标在一定程度上;7.1.2 技术独立和可移植性;另一方面，硬核在技术上是非常特;因此，硬核经常根据新的工艺进行;7.1.3 速度/面积/功率优;软核是能够被“应用优化”的。为;如果SoC的速度、面积和功率目;7.1.4 可定制性 软核相对;另一种在许多软核中应用的定制项;软核还可以包括实现配置参数。这;7.1