- 1、本文档共23页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
马赛克ppt
西北工业大学明德学院马赛克图像彩色复原的硬件电路设计 答 辩 人: 杜美玉 专 业: 电子信息工程 指导老师:刘燕 论文的背景及意义 图像信息是人类获取的主要的信息之一。图像的采集和处理在现代多媒体技术中占有重要的地位。马赛克图像在图像压缩,解码和数字图像采集系统彩色实时显示方面有重要的作用。 本论文针对经过彩色滤波阵列后的马赛克图像的特点,分析了几种颜色插值算法,使用Cadence完成了以FPGA为核心的硬件电路设计,为适合硬件的彩色插值算法提供硬件平台。 论文主要内容 1.研究彩色复原的几种算法 2.用Cadence软件设计硬件电路 3.PCB的设计 1.彩色复原的算法 1.1双线性插值算法 1.2 适合硬件的插值算法 首先恢复整幅图像的绿色信息。通过计算梯度值来判断在哪个方向插值。然后恢复红色和蓝色通道信息,这两个通道信息是通过判断属于哪个颜色族来插值的。 红色像素点处对蓝色分量恢复: (2)绿色像素点处恢复红蓝分量: 2.用Cadence软件设计硬件电路 目的:在Cadence环境下设计电路,搭建实现算法的硬件 平台。 2.1 FPGA模块 AS下载: JTAG下载: 2.2 数据接收模块 2.3 LDO电源模块 3.PCB的设计 走线层:设计表面两层为走线层,采用Cadence自动走线完成。 * 下图给出了不经任何处理的直接由表面覆盖有Bayer 彩色滤波阵列的图像传感器的输出图像。从上面的局部图中可以清析的观察出Bayer格式的排列。 马赛克图像 Bayer格式彩色滤波阵列 基本思想: 红绿交替组成一行,绿蓝交替组成一行,然后再交替使用红绿行和蓝绿行。 在红色像素点R(3,3)处恢复绿、蓝分量如下: 总结:算法简单,运算速度快并易于实现。但插值 效果较差,用于其他算法研究的基础。 以R34为例 如果αβ 如果αβ 如果α=β (1)红色像素点对绿色分量恢复: ★ 判断梯度检测边界方向 ★ 判断这个颜色处于上下左右哪个颜色族 当绿色像素点处于偶数行时,以G22为例 : 当绿色像素点处于奇数行时,以G33为例 : 优点:1.硬件速度越来越快,能应用于实践操作。 2.采用FPGA来实现图像复原系统能实现处理速度和成 像之间的平衡。 3.Cadence软件。 整体设计原理图 FPGA模块 LVDS数据接收模块 电源模块 1.现场可编程门阵列:可编程输入\输出单元、基本可编程 逻辑单元(LAB与LE)、嵌入式块RAM、丰富的布线源底层功能单元、内嵌专用内核。 2. FPGA片(EP3C25Q240)内有39600个逻辑单元,1134Kb存储单元,126个乘法器和4个锁相环,还有丰富的I/O引脚。 3.核心电压1.2V,锁相环供电电压为2.5V,I/O管脚电压为+3.3V。 AS配置原理图 AS主动串行配置是一种非易失性的存储器。配置芯片收到命令之后,把配置数据发到FPGA中,完成配置过程。 即插即用 JTAG配置原理图 采用LVDS传输—低压差分信号 优点:1.FPGA芯片支持LVDS传输。 2.数据传输过程中抗干扰能力小,减少信号的衰减。 LVDS设计原理图 在本电路设计中通过集成芯片DS90LV032将差分信号转换成TTL信号输出给FPGA进行算法处理。 LDO---低压差线性稳压器 优点:成本比较低而且噪声和静态电流也都比较小 根据EP3C25Q240电流消耗情况,选择了TI公司的 TPS72501及TPS71712分别来实现3.3v、2.5v、1.2v。 2.5v 1.2v 3.3v Vin:1.22v-5.5v。 最低通过电流1A。 Vin:0.9-5.0v。 最低通过电流350mA。 第一层 第四层 电源层:设计中第二层为电源层,分割为5V,3.3V,2.5V, 1.2V。 第二层 接地层:设计中第三层为接地层。通过零欧姆电阻 将模拟地与数字地接通,保证了信号的完 整性并降低了噪声。 第三层 总 结 本文以彩色图像传感器获取的马赛克图像为研究对象,在一些基本算法的基础上分析了一种适用于硬件实现的改进算法。然后以Altera公司的FPGA芯片EP3C25Q240为核心搭建了一个算法处理的硬件平台。在本次论文设计与安排中
文档评论(0)